你好，我从Digilent购买了一块ZYBO板，并兑换了Vivado Design Suite附带的优惠券。今天我试图实例化一个VIO核心，我的许可证出错了。如何访问Vivado Analyzer
2018-12-14 11:35
只能识别一条Chain(User0)。所以，如果要同时在analyzer里面使用ILA（看波形）和VIO会不太现实（需要自己手动例化ILA Core和连接需要看的信号）。但是通过TCL可以访问所有
2012-03-08 15:29
请问VIO输出的控制信号的类型该如何设置？如图有三种类型分别是什么意思
2019-04-27 15:50
在vivado里面仿真时出现这个是什么原因啊[VRFC 10-2063] Modulenot found while processing module instance["C
2019-09-22 09:23
本人在学习vivado系列软件开发套件的时候遇到以下问题.硬件平台:米尔科技 Z-turn 7020 Board.问题描述:我在Vivado hls 里面写了一个函数int add(int a
2016-01-28 18:40
本人在学习vivado系列软件开发套件的时候遇到以下问题.硬件平台:米尔科技 Z-turn 7020 Board.问题描述:我在Vivado hls 里面写了一个函数int add(int a
2016-01-28 18:39
PL代码中VIO的配置和例化PL工程中，需要将作为开关量控制或状态显示的信号连接到VIO IP核的接口中。具体可以参考文档《玩转Zynq-工具篇：基于Vivado的Virtual IO在线板级调试
2019-11-21 10:04
如上图所示用的是Vivado2014.4，最后生成完bit文件后，显示了这个。结温过高？仔细看report里面电流竟然30+A。。。我想问一下大概是什么原因导致了这种状况的出现呢，然后解决这个问题那些地方的代码可以优化呢？刚学FPGA不久，望各位大虾指教
2015-03-23 17:01
本帖最后由 神奇艾尔斯 于 2019-10-28 10:50 编辑 如题，我想写一个计数器，我设置一个值开始加，加到1000停止；count在always块里，是reg型，好像无法连到vio上
2019-10-28 09:57
你好， AD7982的VREF与VDD/VIO之间是否有时序要求？手册里没查到。 在目前我们的设计中，VREF(5V)先于VDD(2.5V)和VIO(2.5V)上电，不知是否会有问题。谢谢。
2023-12-14 06:44
