本帖最后由 一只耳朵怪 于 2018-6-21 10:24 编辑 在Datasheets中找不到关于芯片管脚设置内部上下拉的电阻的大小，谁能告诉我是多少？或者告诉
2018-06-21 02:23
原理图设计中很多要用到上下拉的，但是要如何判断是否需要？又如何判断是上拉还是下拉呢？
2018-12-18 16:14
想问一下什么情况下需要加上下拉电阻？为什么需要加上下拉电阻？
2021-03-06 06:31
安路CPLD的IO上下拉的阻值范围？
2023-08-11 07:25
请问ADS1278的配置管脚的上拉下拉电阻阻值选择多少? 上拉到 3.3v 下拉到 gnd 对了 数字地和模拟地可以公用么? 谢谢~
2025-01-23 08:29
IO口输出时需要上拉或下拉吗？ 输出时的上下位有什么意义？
2023-10-28 07:40
MCP2551管脚8Rs的下拉电阻有没有特别要求
2023-10-20 07:43
手册中表示,SS管脚的对地电容可以调整上电时间。问：SS管脚接地，是否可以达到禁止该通道输出的目的？ 因为我的板子已经生产完成RUN引脚上拉值高电平，并且无法割线修改为下拉
2024-01-05 12:25
AD7985芯片已设置为/CS模式（三线式且有繁忙指示）。设置方法：TURBO管脚下拉，SDI上拉，SDO接10K的上拉。输出给CNV时钟（1.953Mhz）；问题现象：CNV时钟保持高电平20ns
2018-08-22 06:50
连接MCU 的UART，但仅使用 TX,RX,请问RTS,DSR,CTS,RI,DTR,DCD，ACT等管脚应该如何处理（悬空？上下拉？）以及电源管脚的连接，是否有个不带流控的典型应用电路图
2022-07-05 06:46
