用vivado 综合实现完以后，wns和tns都负的过大。有没有具体的方法找到问题然后修改（网上查的都好概括，不止如何修改。）
2018-05-28 11:28
有没有办法检查vivado用于构建综合，实现等的时间量？以上来自于谷歌翻译以下为原文is there way to check amount of time vivado
2018-11-06 11:46
亲爱的大家，我现在正在使用Vivado 2013.3。我试图将PL结构时钟从1 MHZ更改为500KHZ。 （1 MHZ下没问题）但是，Vivado在运行综合时崩溃了。对我来说减少PL结构时钟非常重要，因为我打算在一
2020-03-25 08:40
菜鸟求指教，最近在用vivado 2015.3 做个小项目，遇到问题：代码综合后会报错：'get_property' expects at least one object.错误地址在IP的 clocks.xdc文件中。
2016-08-31 10:42
您好我有一个关于vivado hls的问题。RTL是否来自xivix FPGA的vivado hls onyl？我们可以在Design Compiler上使用它进行综合吗？谢谢
2020-04-13 09:12
vivado成功合成应该采取什么样的时间？在什么时候我应该说合成不起作用？我一直在等待运行综合的15分钟
2020-04-02 09:40
输入电压每隔一定的值，ADS1112的读出的AD值就会保持不变，好长一段时间以后才会恢复。
2025-01-17 07:37
嗨， 我们正在尝试将自定义IP连接到vivado的IP集成商中的可用IP。但我们在综合设计时发现了一些问题。请查看附带的截图以获取详细视图。谢谢。
2020-04-09 06:28
上升沿被输入触发器；保持时间(HoldTime)：是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持
2015-03-10 23:19
xilinx EDF已经综合过的网表文件怎样添加到Vivado工程中?买了一个第三方的IP，给出了端口列表和核心模块发射机的.edf已经综合过的网表文件，该网表文件里面富含了大量的信息，我想知道edf文件怎样添加到
2016-09-07 11:34
