• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 请问有办法从FPGAmcs文件吗?

    嗨,我使用的是spartan6 FPFA板,我已经使用iMPACT将mcs文件配置到FPGA板中。有没有办法从FPGAmcs文件?如果有办法从fpga板

    2019-07-11 07:28

  • 如何禁止vivado自动生成 bufg

    Vivado禁止自动生成BUFG(Buffered Clock Gate)可以通过以下步骤实现。 首先,让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器,用于缓冲输入时钟信号,使其更稳

    2024-01-05 14:31

  • V5 FPGA配置

    ,即Slave SelectMAP模式,该模式下总线宽度分8,16,32bit三种,本文按照32bit模式配置和。配置的过程就是将mcs文件中的配置字序列通过SelectMAP接口写入FPGA。

    2017-11-17 10:16

  • AN-897: ADC代码

    AN-897: ADC代码

    2021-03-21 14:14

  • 如何使用Xilinx Vivado工具对带有MCS文件的Spansion配置闪存进行编程

    嗨,我正在使用Xilinx Vivado工具对带有MCS文件的Spansion配置闪存进行编程,并且需要以0x100(256)的偏移对其进行编程。我需要最初的256个字节来编程其他信息,并要求从地址

    2020-06-09 10:28

  • Vivado生成mcs失败

    我的flash是spix4,在生成bit流之前执行了set_property bitstream.config.spi_buswidth 4[current_design]然后生成mcs时候提示错误

    2017-03-22 16:31

  • 电流限制

    嗨,我有一台正在编程的Agilent 6702A电源。我试图编程的电流限制。我想出了读过压限制的命令,VOLT:PROT? (@ 1),但这个技巧不能用于

    2019-08-05 09:01

  • ad5764的,硬件spi接口

    第二步与第三步:可以看到在时序图中,发生了2次数据发送(spi是同步通信,发送几次意味着接收几次),第一次发送向芯片写入命令,告诉芯片准备哪个通道的哪个寄存器,返回的数据是未定义的,可以不用管;第二次发送NOP

    2021-12-09 15:21

  • 磁盘磁带机相位调制系统电路图

    磁盘,磁带机相位调制系统电路图

    2009-03-24 08:41

  • Xilinx FPGA验证

    有没有搞过Xilinx FPGA验证的,寻人共同讨论

    2014-09-20 09:15