使用的是Vivado，希望使用其FIRIP核设计一个滤波器，该滤波器不是固定结构，而是可以根据项目中的变量filterselect的值选择其通带频率，例如filters
2017-08-10 05:49
领域都有着广泛的应用。 Vivado自带的FIR滤波器IP核已经很好用，这里借FIR滤波器的设计，介绍Simulink图形设计编程方法。Simulink可以使设计更直观
2024-04-17 17:29
本文将简单介绍FIR滤波器的原理，详细介绍使用Verilog HDL设计并行FIR滤波器的流程和方法。接下来几篇会介绍串行结构FIR的Verilog设计、使用Quartus和Vivado的IP
2020-09-25 17:44
最近进行FPGA学习，使用FIR滤波器过程中出现以下问题：使用FIR滤波器IP核中，输入数据为1~256，滤波器系数为，coef =-1469，-14299 ，-218
2018-11-02 17:17
Programmable Gate Array，现场可编程门阵列）基于查找表的结构和全硬件并行执行的特性，如何用FPGA 来实现高速FIR 数字滤波器成了近年来数字信号处理领域研究的热点。目前，全球两大PLD 器件供应商都提供了加速FPGA 开发的IP（IntelligentProperty，知识产权）
2019-09-05 07:21
DSP系统中不常用，Quartus和Vivado都没有提供相关的IP核，因此只能自己进行Verilog设计。本文设计参考自杜勇老师的《数字滤波器的MATLAB与FPGA实现》。本设计将在
2020-09-27 09:22
请教各位大师，quartus ii 中调用fir数字滤波器IP核，可不知道如何设置参数，比如如何设置滤波器的系数
2013-11-23 20:54
基于FPGA的FIR滤波器IP仿真实例 AT7_Xilinx开发板（USB3.0+LVDS）资料共享 腾讯链接：https://share.weiyun.com/5GQyKKc 百度网盘链接
2019-07-16 17:24
的模拟信号，通过选择不同的频率成分来实现信号滤波。滤波器是一种电路，它只允许一定频率范围内的信号成分正常通过，而阻止另一部分频率成分通过的电路，也叫做经典滤波器或滤波电
2019-06-28 04:20
本人正在进行关于基于FPGA的数字接收机的毕业设计，在进行至第一级半带滤波器到第二级半带滤波器时，在进行行为仿真时，第二级半带滤波器的输出数据为Z，不能进行数据传输。第一级半带
2018-05-13 16:17
