有没有办法改变比特流文件位于Vivado（2016.1）内的位置？我知道我可以在Tcl控制台上输入tcl命令“write_bitstream”（https://foru
2020-05-12 09:23
Mul7.穆添加8. Mul Sub9. Mul Mul现在我希望为上述任何一种组合提供完整的比特流（比如Add Add）。并且我希望部分比特流用于所选择的组合，即添加用于部分区域1和1。 2，Sub
2020-05-05 09:42
嗨专家， 我正在使用spartan-6 FPGA进行多重启动实验。我发现位文件位于ug380上，如下图所示。黄金比特流位于闪存的下部块上，多重引导比特流位于闪存的较高块上。 因此，如果我想使用保护区
2020-06-09 17:43
你好，我使用Vivado 2017.4;当我运行Synthesis和Implementation时，一切似乎都可以。但是，当我想生成比特流文件时，没有任何错误消息发生。.runs / impl_l
2018-11-09 11:37
`请问比特流是什么？`
2019-08-23 16:24
25MHz的自由运行clk模式下完成。我不知道如何调试这个。我可以以某种方式回读fpga比特流，看看差异在哪里。我记得这对ise / impact来说是不可能的，因为比特流在回读时会以某种方式被修改 - 是否有可能用viva
2020-08-06 09:15
嗨，大家好，我正在开发一个Vivado项目，其中包含JESD IP内核。我使用的工具是Vivado 2015.4，我们拥有JESD的有效许可证。该项目的合成和实施是成功的。但是，生成比特流时发生错误
2018-12-18 10:45
新手，Vivado生成比特流的时候，出现了如下错误，不知道什么意思也不知道该如何解决： [Route 35-3] Design is not routable as its congestion level is 6.
2017-06-07 20:57
嗨，我在我的项目中使用10 gig IP。它与Vivado 2015.2一起工作（2个月前）。现在，新的比特流生成后，同一程序无法正常工作。我现在在VLM中看到，版本限制列中有红色标记对应于10 gig Ip。 （见附件）。可能是什么问题以及如何解决这个问题？
2020-05-14 08:58
你好，我有ZCU102和ES2设备。是否可以在ES2中进行比特流加密？我使用的是Vivado 2016.4，我无法在工具 - >编辑设备属性GUI中看到加密属性。谢谢Kaushal
2019-10-08 10:39
