• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 源时钟路径和目的时钟路径延时不一致

    这样。例如MMCME2_ADV这个元件,Vivado分析源时钟路径时这个元件的延时为-7.378ns,分析目的时钟路径时这个元件的

    2022-04-24 10:32

  • 路径太长导致VIVADO报错怎么解决?

    vivado自己设置的工程目录本身比较深,而文件路径太深会导致某些奇怪的错误。这是windows系统本身的特性决定的,windows的路径名不能超过260字节,所以大家设计的时候一定注意

    2019-09-11 11:52

  • 怎么改变vivado性能

    大家好,据我了解,Vivado仅在合成过程的地点和路线部分使用多线程。那么,真正改变vivado性能的方法(性能=从头开始合成项目的速度+在vivado合成时在计算机上

    2019-04-25 06:33

  • Vivado下显示指定路径时序报告的流程

      Vivado运行Report Timing Summary时,只显示各个子项目最差的十条路径,很可能并不包含你最关心的路近,这个时候显示指定路径的时序报告就显得很重要了,下面就简单介绍一下

    2021-01-15 16:57

  • FPGA组合电路路径延时约束(时序约束)问题

      一组合电路,从Trig_sig输入一个上升沿触发信号,这个信号分别通过两条路径路径1(path_1[0]到path_1[64])和路径2(path_2[0]到path_2[64])。希望约束

    2013-12-30 15:12

  • 请问怎么从ISE中找到类似的vivado改变工具?

    我发现vivado可以改变工具中的featuresaboutSynthesis - settings - Synthesis。但我在ISE中找不到类似的东西。如果有人知道设置在哪里。非常感谢你!

    2019-08-12 10:13

  • 如何查看路径和路由仿真波形

    您好,我是vivado软件的新手,我对Xilinx ISE很熟悉,但我不知道如何查看路径和路由仿真波形以及路径路径使用情况报告。任何人都可以帮助我,并且可以提供给我如

    2018-11-01 08:49

  • vivado gui启动时找不到show sdk

    嗨朋友们,已安装SDK,但是从vivado gui启动时,找不到show sdk。我有疑虑。1)当我点击launch_sdk fron vivado GUI时,vivado会考虑什么

    2019-01-02 14:54

  • 时序路径和关键路径的介绍

    时序约束可以很复杂,这里我们先介绍基本的时序路径约束,复杂的时序约束我们将在后面进行介绍。在本节的主要内容如下所示:·时序路径和关键路径的介绍    ·建立时间、保持时间简述    ·时钟的约束(寄存器-寄存器之间的

    2021-07-26 08:11

  • 基于microblaze的vivado开发流程

    、SW拨码开关以下是官网提供的资料链接:arty a7开发板资料Pmod DA4资料vivado安装说明board files添加基于microblaze的vivado开发流程以下是在vivado2017.4_Mic

    2022-01-18 08:09