大家好，我有一个小的Vivado项目，想要修复整个设计的路由。然后，我想将某些单元移动到FPGA架构的其他区域，同时保留剩余的布线。我想知道如何通过Vivado实现这一目标？谢谢以上来自于谷歌翻译
2018-11-06 11:42
嗨，在网络实施期间，当我将用户ILA端口从3个端口扩展到11个端口时，会生成以下消息：[Vivado_Tcl 4-131] Power Optimization遇到异常：ERROR：[Common
2018-11-08 11:29
Vivado HLS设计流程是怎样的？
2021-06-17 10:33
大家好，据我了解，Vivado仅在合成过程的地点和路线部分使用多线程。那么，真正改变vivado性能的方法（性能=从头开始合成项目的速度+在vivado合成时在计算机上执行其他工作的能力）主要是核心
2019-04-25 06:33
什么是Vivado？
2021-03-02 06:26
您好Xilinx的用户和员工，我们正在考虑购买Zynq 7000用于机器视觉任务。我们没有编程FPGA的经验，并希望使用Vivado HLS来指导和加速我们的工作。关于这种方法的一些问题：您对
2020-03-25 09:04
小弟刚学习FPGA不久，仅仅学习了一个普通工作流，但对于时序约束什么的几乎一无所知最近在编一个模块时，VIVADO综合实现出来Timing那里是红色，WNS TNS为负值，只知道似乎是当前布线延迟
2015-09-06 20:08
请教大家一个vivado安装问题，安装完成后直接打开vivado过2分钟后显示超时，运行vivado.bat产生一个文档，显示：no stack trace available, please
2014-12-03 11:59
大家好，我正在尝试在Vivado 2013.4上运行实施。我正在使用synplify_proI-2014.03-SP1合成我的设计。我能够合成设计并导入并正确创建一个新的vivado项目。当我尝试
2018-10-18 14:40
嗨伙计，在我的PC Vivado设计套件2015.2和SDK 2015.2工作，但只有vivado HLS 2015.2没有打开，这就是为什么我想重新安装Vivado HLS 2015.2。如何下载
2018-12-27 10:57
