嗨， 我想得到一些关于k7原语的详细信息（更具体的oserdes和iserdes）。我发现了一个关于v6 hdl原语的UG。 k7有类似的UG吗？我没找到它。谢谢。
2020-08-24 09:48
出于某种原因，Vivado忽略了我的约束文件，当我尝试在tcl控制台中逐个输入约束时，我尝试分配的每个端口都会出现以下错误：set_property PACKAGE_P
2018-11-06 11:36
告诉我为什么以及如何解决它？非常感谢。该设备为k7 325t和k7 410t。我在win10和i7-6700k上使用vivado 2016.4。以上来自于谷歌翻译以下为
2018-11-06 11:37
想要实现K7的外部刷新，所以想知道K7内部可进行重配的区域，K7系列的配置手册仅介绍了帧地址寄存器，但是并未介绍内部的帧地址具体分布，想了解一下其内部具体的帧地址分布表
2021-05-16 11:56
启动烧写模式时，按下k3,k7显示屏黑屏，三台有显示屏的板子都有这个现象，三台电脑都是这个现象。此外，三台电脑都连接不上电脑。这是怎么回事？如何去解决呢？
2022-01-04 06:25
求大神指导，我用的芯片是k7系列XC7K325TFFG676，内存是MT41K256M16HA，在vivado环境下通过AXI总线将MIG与microblaze相连，实
2018-04-24 18:44
的板卡连接。一、例化K7的光纤的IP核1、打开Vivado光纤工程。这里我选择的是明德扬的工程，芯片型号为XC7K325tffg900-2，大家做的时候可以新建任意工程。2、点击“IP Catalog
2019-12-12 15:22
请帮助在K7上运行HDMI2.0和DP设计。FAE表示Xilinx在K7上运行了HDMI2.0和DP设计的参考设计，但我们没有看到任何原理图。如果确实有这种参考，包括原理图和代码，请告诉我。任何帮助都很感激。
2020-08-14 10:09
（约束指令介绍）UG904 - Vivado Design Suite User Guide -Implementation UG906- Vivado Design Suite User Guide
2018-09-26 15:35
回到ISE， 我们可以做的一件事是路由设计，然后为设计生成约束文件，过去对这些较小的部件有用，看看工具如何连接引脚，给出了一个起点，我怎么在Vivado做这个？在vhdl / ip块中输入设计，模拟
2018-10-22 11:19
