• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • VivadoISE同时运行出现的奇怪现象

    近几天调试开发板,主芯片是XC7A100T,用Vivado给开发板下载bit文件,正常工作。

    2023-12-04 09:54

  • Vivado/ISE中不同类型的许可证时常放的错误解析

    BY Anatoli Curran 在 Vivado/ISE 中遇到许可问题时,该怎么办呢? 本文介绍了使用不同类型的许可证时可能遇到的不同问题。您可单击以下标题,以跳转到当前使用的许可证类型

    2020-11-18 12:26

  • VIVADO中使用MB如何配置冷启动

    很多客户用过ISE中的MB,最近大家都开始玩7系列和VIVADO,如果依然需要MB,如何配置冷启动呢?VIVADOISE在MB配置过程有一些区别的。 step如下:

    2017-02-08 05:46

  • 使用vivado的过程如何清理/压缩不必要的文件

    作者:材哥,玩儿转FPGA 前言 vivadoISE的使用差别很大,Vivado是专门针对7系列和以后系列的FPGA/AP SOC进行高效设计的工具,特别是最近提出的UltraFast设计方法

    2020-12-25 14:53

  • ISE约束导入vivado总共分几步

    最近有些朋友在ISE中做的V7项目需要切换到vivado来,但导入代码后,导入约束时,发现vivado不再支持UCF文件,如果手抄UCF约束到 VIVADO 的 XDC

    2017-03-24 13:54

  • ISE工程升级到Vivado及板级信号调试

    版本迁移的操作想必大家已经做过不少了,其中包括从ISE转换到vivadovivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到

    2023-01-30 09:11

  • FPGA时序约束的建立和保持时间方法

    首先来看什么是时序约束,泛泛来说,就是我们告诉软件(VivadoISE等)从哪个pin输入信号,输入信号要延迟多长时间,时钟周期是多少,让软件PAR(Place and Route)后的电路能够

    2020-01-28 17:34

  • ISEVivado中XADC的向导演示

    该视频快速概述了ISEVivado中可用的XADC向导中的界面,功能和功能。 对于希望实例化基本设计的数字设计人员来说,这是一个很好的工具。

    2018-11-20 06:19

  • Vivado下载程序步骤和ISE差异问题

    由于Vivado下载程序步骤和ISE有较大差异,特此写此文章,希望对大家有所帮助。 1,下载文件生成 在.bit文件生成后,在TCL中输入 write_cfgmem -format mcs

    2021-01-02 10:45

  • 【教程分享】FPGA零基础学习:数字电路中的组合逻辑

    及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。后续会陆续更新 Xilinx 的 VivadoISE 及相关操作软件的开发的相关内容,学习FP

    2023-04-18 09:15