现代雷达对接收信号都进行了一些形式的采样，而对信号序列x(n)的截短也是不可避免，通常使用乘积来实现。为了减少频谱能量泄漏，可采用不同的截取函数w(n)对信号进行截断，通常称为
2023-10-27 11:36
版本迁移的操作想必大家已经做过不少了，其中包括从ISE转换到vivado与vivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到vivado中。
2023-01-30 09:11
在使用JTAG仿真器在vivado环境下抓信号时，报如下错误:
2023-11-14 10:37
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
延时脉冲电路是一种可以在输入脉冲信号的基础上产生一个延时后的输出脉冲信号的电路。
2023-10-26 09:20
Vivado可以导出脚本，保存创建工程的相关命令和配置，并可以在需要的时候使用脚本重建Vivado工程。脚本通常只有KB级别大小，远远小于工程打包文件的大小，因此便于备份和版本管理。下面把前述脚本升级到Vivado
2022-08-02 10:10
有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的dcp，直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
2024-10-24 15:08
在Vivado Design Suite中，Vivado综合能够合成多种类型的属性。在大多数情况下，这些属性具有相同的语法和相同的行为。
2019-05-02 10:13
学习信号时域和频域、快速傅立叶变换（FFT）、加窗，以及如何通过这些操作来加深对信号的认识。
2021-01-03 17:42
Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握
2017-11-18 03:52
