• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • VivadoRTL源文件如何进行加密

    直接把密钥嵌入到RTL源文件 允许客户直接把密钥的内容直接贴到RTL源文件protect begin和protect end之间的内容就是用户原始

    2023-02-10 12:17

  • RTL,RTL是什么意思

    RTL,RTL是什么意思 电阻晶体管逻辑电路 RTL电路-电

    2010-03-08 11:19

  • RTL级设计的基本要素和步骤是什么

      综合(Logic Synthesize)是将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接(网表),并根据设计目标与要求(约束条件)优化所生成的逻辑连接,输出门级网表文件。RTL级综合

    2023-01-17 16:57

  • 如何通过优化RTL减少功耗

    对于功耗估算来说,架构阶段为时过早,物理设计阶段为时已晚。有一种趋势是在项目的RTL阶段分析power hot spots。与后期分析相比,基于 RTL 的功耗

    2024-04-05 09:15

  • 用Elaborated Design优化RTL的代码

    Vivado FlowNavigator中有一个Elaborated Design,如下图所示,属于RTL Analysis这一步对应的设计。可能很多工程师都没有使用到,而实际上对于代码优化,它是很有帮助的。

    2020-10-21 10:56

  • RTL追踪到Scala

      在三天前SpinalHDL1.8.0正式上线,在这次更新增加了Scala代码和生成的RTL代码之间的对照功能,也就是说我们可以在生成的RTL代码中看到是哪一行Scala生成的,这就为后续的代码调试增加了灵活性(

    2022-12-09 10:32

  • Verilog RTL和触发器的同步和异步复位功能分析

    没有任何寄存器逻辑,RTL设计是不完整的。RTL是寄存器传输级或逻辑,用于描述依赖于当前输入和过去输出的数字逻辑。

    2022-03-15 10:56

  • RTL8703等系列蓝牙定频测试说明

    RTL8703,RTL8723,RTL8761,RTL8821,RTL8822蓝牙定频工具和使用说明

    2023-03-08 10:59

  • RTL模块和工具之间的差异变化

    Learn how to use the Module Referencing technology to instantiate RTL directly into an IP

    2018-11-21 06:44

  • 详解RTL设计多时钟域的处理方法

    数字IC系统逻辑设计这部分主要介绍两个方面,一个是RTL的设计基础;另一方面是verilog基本语法。这一篇文章主要介绍一下RTL的设计基础。

    2022-05-17 13:52