Vivado不断在vivado项目目录中创建new.jou和.log备份文件。如何禁用这些文件的创建和/或备份？以上来自
2018-12-21 11:07
嗨，大家好，如何在Vivado模拟器中获取RAM或内存的十六进制内存视图？我创建了一个简单的RAM，尝试了Block M
2020-04-08 09:57
自定义逻辑，使用存储在块ram中的窗口函数调制DDS的输出。我不想将正弦和cose混合在一辆公共汽车上。我还希望ps能够配置DDS并写入块ram以动态更改窗口功能。我是否会为PS到PL通信
2019-03-29 09:14
你好，我有一个由vivado 2014.4创建的功能位文件，用于没有嵌入式处理器的主板。在这个评估板上，我有一个SD卡读卡器。那么如何使用vivado 2014.4或更高版本从我的位文件
2020-06-05 16:57
让我知道vivado在zed fpga中创建coe文件，是否可以在project / srcs目录中找到它
2020-04-15 10:04
你好我正在尝试在vivado HLS中创建一个IP，然后在vivado中使用它每次我运行Export RTL我收到了这个警告警告：[Common 17-204]您的XI
2020-04-03 08:48
，与Vivado用户界面交互，如从模拟模式/关闭切换，切换源文件到编辑也会受到影响。我正在运行Windows 10（最新更新）并拥有一台高端PC（8核1700X AMD，16GB RAM，足够的SSD空间等）有
2019-01-02 14:59
我们正在尝试在Spartan 3器件中创建9个270个位置（每个8位）的RAM块。这在合成期间失败了。任何人都可以建议正确的方法吗？以上来自于谷歌翻译以下为原文We are trying
2019-05-15 14:06
大家好， 我使用Ultrascale Virtex Devices和Vivado工具， 在ASIC RAM中，ther是一个单独的奇偶校验写使能位，但在FPGA RAM
2020-04-24 09:37
您好，我正在为Vivado 2015.3课程做一个项目。该项目是边界扫描测试。我编写了所有VHDL代码并尝试实现。但是，实施还没有发生。我一直得到错误：[Synth 8-4169]使用条款中的错误
2019-04-15 12:38
