• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Vivado布线和生成bit参数设置

    本文主要介绍Vivado布线参数设置,基本设置方式和vivado综合参数设置基本一致,将详细说明如何

    2023-05-16 16:40

  • Vivado综合参数设置

    如果你正在使用Vivado开发套件进行设计,你会发现综合设置中提供了许多综合选项。这些选项对综合结果有着潜在的影响,而且能够提升设计效率。为了更好地利用这些资源,需要仔细研究每一个选项的功能。本文将要介绍一下Vivado

    2023-05-16 16:45

  • Vivado的XDC设置输出延时问题

    Vivado 的XDC设置输出延时 Vivado 的XDC设置输出延时,用于输出伴随时钟和数据的,数据是由系统时钟125M驱动,伴随时钟是由125M经过Pll相位移动-

    2021-06-09 17:28

  • 如何基于Vitis设置信息传递到底层的Vivado

    Vivado中分析时序问题的原因(不在本篇详细讨论), 并根据时序失败的原因调整Vivado各个步骤的选项。有时我们也需要调整Vivad

    2021-07-28 10:12

  • 如何使用TX_ClK_o作为参考时钟来设置输出延迟?

    Xilinx工具:vivado在图中,TX_CLK_i直接连接到TX_CLK_o。此外,TX_CLK_i将驱动输出数据引脚(TX_DAT)。我想使用输出时钟(TX_CK

    2020-05-01 14:23

  • Vivado Synthesis如何为Verilog代码的“include file”设置路径?

    rapidio参考设计摘出的一段代码,示例了这种用法: 那么在Vivado GUI,该如何设置,可以使得代码可以准确找到这个include的文件呢? 1. 在Non

    2017-11-10 14:49

  • Tcl在Vivado的基础应用

    Vivado使用技巧的最大障碍,以至于两年多后的今天,仍有很多用户缺乏升级到Vivado的信心。本文介绍了Tcl在Vivado的基础应用,希望起到抛砖引玉的作用,指引

    2017-11-18 03:52

  • Vivado怎么设置状态机安全模式

    在ISE可以设置状态机安全模式 safe impementation模式,但是在Vivado中有没有类似的设置?我现在一段代码

    2020-11-09 15:25

  • 如何在Vitis设置信息传递到底层的Vivado

    在Vitis完成这个过程的底层,实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时,我们需要在

    2022-08-02 08:03

  • FPGA设计Tcl在Vivado的基础应用

    Tcl介绍 Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法

    2020-11-17 17:32