Modelsim是十分常用的外部仿真工具，在Vivado中也可以调用Modelsim进行仿真，下面将介绍如何对vivado进行配置并
2023-07-24 09:04
VCS-MX的版本，可以混合编译Verilog和VHDL语言 由于在linux系统中个人用户各种权限被限制，导致很多地方无法正常使用软件之间的协调工作。 为了以防万一，在此以个人用户去实现vivado调用VCS仿真。
2018-07-05 03:30
调用第三方仿真软件查看波形的过程中存在的一些问题。 1、添加新的观测信号需要重新仿真 Vivado直接调用Modelsim/QuestaSim进行仿真时，波形文件里默认
2021-09-02 10:12
大家好，又到了每日学习的时间了，今天咱们来聊一聊vivado 调用IP核。 首先咱们来了解一下vivado的IP核，IP核（IP Core）：Vivado中有很多IP核
2018-05-28 11:42
，发现Modelsim10.5的版本也是可以使用的。笔者尝试过Modelsim10.4，发现该版本不支持。所以需要使用Vivado2017.3来调用Modelsim的工程师，需要选择正确的Modelsim版本。否者将调用
2019-03-30 09:51
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，这是同步时序电路的关键，这时就需要使用到时钟向导IP，下面就介绍一下在vivado中进行PL开发时调用IP的方法。
2018-12-22 15:14
我有一个Vivado SDK生成的BSP，我试图为基于命令行的构建设置，但SDK生成的Makefile似乎缺少实际复制必要的IP源和头文件的预暂存步骤。在EDK世界中，
2019-03-12 10:44
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。
2018-12-22 14:26
Without External Memory，把代码和只读数据放在QSPI Flash中运行程序，这就是execute in place (XIP)。 上述XIP参考设计工作正常，但是只更新到了Vivado
2020-10-09 10:09
有一天使用Vivado调用questasim(modelsim估计也一样)，仿真报错
2023-05-08 17:12
