我在vivado上一直识别不了开发板的JATG接口，也已经参考社区提供的解决方案尝试了：[size=1.75]RVMCU课堂「9」: 手把手教你玩转RVSTAR—常见问题，设备管理器显示如下，但是vivado还是识别
2023-08-16 07:16
如图，由于工作需要，开始选用Xilinx的FPGA器件，所以赶紧下载了Vivado2016.2软件并安装，license的问题一直不能解决，K7系列的器件只支持一部分，而项目要求的芯片很不幸，就在
2018-04-25 22:01
` Vivado工具在编译时通常会自动识别设计中的时钟网络，并将其分配到专用的时钟布局布线资源中。通过对某些时钟网络设置CLOCK_DEDICATED_ROUTE值为FALSE，可以将被识别
2020-09-15 13:30
在vivado中对示例代码进行仿真，可是协处理器的nice_req_valid等信号一直是0，请问是什么原因？
2023-08-11 06:37
求助vivado中如何调用 封装好的*.edif和*_stub.v文件，直接添加到工程中一直报错，谢谢帮助
2017-08-31 14:55
嗨我正在使用这个示例项目。我运行实现，我得到这个错误：route_design完成，计时失败。我怎么能在这里修理时机？谢谢
2020-03-31 09:43
串口输出变量值一直是0或者一直不变。用输入捕获实验改的测距实验，测距的时间可以正常输出，但是距离经过运算公式之后就一直输出不变，是咋回事啊。
2021-02-04 13:00
串口输出变量值一直是0或者一直不变。 用输入捕获实验改的测距实验，测距的时间可以正常输出，但是距离经过运算公式之后就一直输出是0，是咋回事啊。
2023-09-27 07:41
请问一下Xilinx公司发布的vivado具体的作用是什么，刚刚接触到，以前一直用quartus ii，没有使用过ise，后来今天听说了vivado，不知道是做什么用的
2015-04-15 16:51
问问各位大神，队列出队列 在一直没接收数据时是不是一直等待，我写了个程序，主vi产生数据，通过队列 发到子vi显示但是 在子vi那里一直退不出循环，关闭不了子vi，我又通过全局变量 想退出子vi循环，又不行
2014-04-19 23:35
