Verilog-A
2010-08-22 12:54
Verilog-A 将设计精度推向一个新的水平
2017-01-14 15:20
Verilog-A 将设计精度推向一个新的水平
2017-01-14 15:20
基于Verilog_A与Matlab的行为描述模型的CDR设计_徐卫林
2017-01-07 19:00
分析了模拟硬件描述语言 Verilog－A 的特点及模型结构，根据仿真速度和仿真精度的折衷考虑，设计实现了模拟开关、带隙基准电压源及运放的Verilog－A 行为模型。根据数模转换器
2009-11-21 15:37
2015-04-08 10:31
相较于C语言编译的ADMS模型，SmartSpiceVerilog-A的运行时间不超过其两倍 支持自上而下的行为建模设计以及自下而上的模拟和混合信号设计验证 使紧凑模型工程师能够很容易地为任何半导
2011-04-15 23:54
[table][tr][td] 因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module.
2017-04-05 20:34
This Application Note details the implementation of a step recovery diode using Verilog- A
2019-09-06 09:02
。 例如“a==1? b:c ”，则是条件算子。该例子是说“ 当a等于1时，选择b，否则选择c”。3.1.4 标识符 标识符是用户在描述时给Verilog对象起的名字，用这个标识符来提及相应的对象
2019-08-12 10:19
