本帖最后由 mr.pengyongche 于 2013-4-30 03:14 编辑 sita=_IQatan(i_alfa/i_beta);i_alfa==346i_beta ==785这都是等于的意
2012-03-29 21:09
内容见附件
2016-06-03 20:45
Verilog设计实例
2014-01-07 22:11
Verilog基础语法
2021-05-27 08:00
Verilog经典实例
2012-11-18 17:23
HuaWei Verilog 约束比较齐全的列出了Verilog的约束项
2017-11-03 16:26
了解一下Verilog代码的基本程序框架，这样可以让我们先对Verilog程序设计有一个整体的概念把握，进而在后续的Verilog语法学习中做到有的放矢。阅读本节时请着眼于大体，而不要过分去苛求细节语法，细节的语法介
2021-07-27 07:51
在本篇里，我们讨论 Verilog 语言的综合问题，Verilog HDL (Hardware Description Language) 中文名为硬件描述语言，而不是硬件设计语言。这个名称提醒我们
2021-07-29 07:42
嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2前言在数字逻
2021-11-08 09:30
公众号自取代码MSP430的代码Verilog和VHDL都有，80C51的是Verilog写的，感兴趣的可以下载参考。关注公众号：AriesOpenFPGA回复：MSP430
2021-11-30 07:45
