求高手，我想要一个verilog 写的485 程序（用的芯片是ISO3086）,原本我以为真个芯片不用写程序，但是听说好象有（还是我理解错了），求大神解答？
2015-02-18 09:25
如题，很急，希望各位大神帮帮忙，跪谢！就是怎么用Verilog编程控制DDS芯片AD9852，通过向AD9852写频率控制字，相位控制字，幅度控制字实现波形的输出？各位大神多多指点，实在不知从何下手
2015-04-25 21:56
Verilog教程：夏宇闻-Verilog经典教程.pdf
2014-03-16 10:27
中继承了多种操作符和结构。 Verilog HDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然 ,完整的硬件描述语言足以对从最复杂的
2020-11-30 19:03
手头有好几块ARM7或者ARM9的核心，带CPLD芯片的板子，不知道这个能做出什么来，LED控制器？
2012-05-20 15:53
Verilog HDL练习题和Verilog基础知识适合verilog新人Verilog HDL练习题.pdfVerilog基础知识.pdf
2012-08-15 15:08
FPGA在Verilog程序写完后，针对实物芯片，如何分配引脚？！在QtsII软件中仿真后有引脚分配，但感觉和实际的引脚应该有区别吧？问，该如何区分？！
2013-04-03 13:14
（59）Verilog HDL测试激励：时钟激励11.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）Verilog HDL测试激励：时钟激励15）结语1.2 FPGA简介FPGA
2022-02-23 06:57
ASIC芯片或者写入FPGA和CPLD器件中，最终实现电路设计。 Verilog HDL语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生
2019-08-12 10:19
（69）Verilog HDL测试激励：时钟激励21.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）Verilog HDL测试激励：时钟激励25）结语1.2 FPGA简介FPGA
2022-02-23 07:31
