Verilog提供了很多对文件操作的系统任务和函数，例如打开关闭文件、向文件写入值、从文件读出值等等。
2022-12-05 13:57
之前在使用Verilog做FPGA项目中、以及其他一些不同的场合下，零散的写过一些练手性质的testbench文件，开始几次写的时候，每次都会因为一些基本的东西没记住、写的很不熟练，后面写的时候稍微
2023-08-01 12:44
本文简单介绍在使用Verilog HDL语言时文件的调用问题之include使用方法介绍及举例说明，详见本文...
2013-01-24 14:40
本文主要详细介绍了pcb顶层和底层互换，把PCB切换到顶层，然后Edit/select/allonlayer选择顶层。
2019-04-26 15:47
Verilog设计的仿真需求。 编写测试文件 ： 编写Verilog测试文件，对设计的各个模块进行测试。测试文件应覆盖各
2024-12-17 09:50
顶层金属工艺是指形成最后一层金属互连线，顶层金属互连线的目的是实现把第二层金属连接起来。顶层金属需要作为电源走线，连接很长的距离，需要比较低的电阻，需要很大的宽度以支持很大的电流。
2024-10-29 14:09
不知为啥，发现用于仿真的Verilog Test Fixture类型的.v文件在Implementation中显示，看着很不舒服，但也不知道怎么改，如下图所示，红框中的TestDualRam就是一个Verilog T
2017-02-10 15:17
本文首先介绍了verilog的概念和发展历史，其次介绍了verilog的特征与Verilog的逻辑门级描述，最后介绍了Verilog晶体管级描述与
2018-05-14 14:22
体声明、信号声明、顶层设计实例化、提供激励；Verilog的仿真文件应包括：模块声明、信号声明、顶层设计实例化、提供激励。大致思想都是相似的。
2023-09-09 10:16
顶层金属 AI工艺是指形成顶层金属 AI 互连线。因为 Cu很容易在空气中氧化，形成疏松的氧化铜，而且不会形成保护层防止铜进一步氧化，另外，Cu 是软金属，不能作绑定的金属，所以必须利用AL 金属
2024-11-25 15:50
