本文列出了HD-GR基带模块的全部Verilog源码文件。你可以点击链接阅读它们，还可以在 GNU LGPL协议约束下复制、修改、发布和使用它们。
2022-01-20 06:52
scripts/Kbuild.include10、交叉编译工具变量设置顶层Makefile中其他和交叉编译器有关的变量设置如下：示例代码35.5.11 顶层Makefile代码段353
2020-03-17 11:03
本帖最后由 热血gao 于 2016-10-13 10:41 编辑 AD里顶层和底层互换
2015-12-20 13:08
采集了3分钟的数据，但是存储的数据只有1分钟。想请教下，存储TDMS文件，需要设置什么？
2013-09-25 17:05
、inout型不要出现在底层模块之间，最好出现在顶层，要不然，综合时会出错。使用方法：1 使用inout类型数据,可以用如下写法:inout data_inout;input data_in;reg
2015-01-24 12:27
工程才可以。 但如果需要读取或写入工程本身的文件夹之外的txt文件中，就涉及到路径问题，在verilog中使用这个下面的系统任务命令 $readmemb("filename"
2016-06-21 13:52
Gerber文件后缀含义GTL---toplayer 顶层GBL---bottomlayer 底层GTO---TopOverlay 顶层丝印层GBO---Bottomlayer 底层丝印层
2019-07-05 07:40
在PCB文件里设置线宽快捷键先D后RNEW WIDTH导入文件后选net选择对应net名称，如GND点击自动布线不符合规则就调整规则可以在最开始的width那调整优先级，设置
2021-12-27 06:08
Verilog数字系统设计十任务和函数实验2文章目录Verilog数字系统设计十前言一、Verilog系统任务二、编程1.要求：2.设计思路：3.ROM实现：4.RAM实现：总结前言随着人工智能
2022-02-09 06:05
Verilog基础语法
2021-05-27 08:00
