怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助！
2019-05-13 15:41
如何去实现基于74ls192芯片和与非门的进制加法计数器设计呢？有哪些操作步骤呢？
2021-11-02 07:47
本帖最后由 960753371 于 2013-5-30 18:30 编辑 用4625实现4/7进制计数器 实在做不出来 求大神教育4526 PE为置数控制端CF为反馈输入端CP为时钟输入端求
2013-05-30 10:26
怎么实现加减计数器？想要一个电路图加上说明本人初学者 请大家多多指教
2015-03-08 20:19
用二进制计数器实现控制选择不同的开关，电路输入信号为一路方波，当此信号的第一个方波信号输入时，电路使用开关1，当此信号的第二个方波信号输入时，电路使用开关2，本人小白，麻烦回答具体点，附上简单的电路图，谢谢啦
2017-06-26 09:30
怎样去设计一种基于60进制计数器的时钟芯片？如何去编写基于60进制计数器的时钟芯片的程序代码？
2021-08-06 06:33
下面的计数器只能是1~9进制都可以，可以一到10上面的计数器就不工作了，为什么？
2013-12-11 21:39
求十二进制 减法计数器
2013-04-28 14:34
编写48进制计数器VHDL程序
2012-06-23 15:32
我的实训作业，求各位帮忙设计一个十二进制计数器，要电路仿真图设计任务与要求1.每隔1s，计数器增1。2.用数码管显示计数值。3. 当定时
2013-12-10 11:15
