怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助！
2019-05-13 15:41
Ｎ进制计数器的实现 一、用集成计数器可以实现任意进制
2008-07-05 13:41
学习这门技术也越来越重要，很多人都开启了学习机器学习，本文就介绍了机器学习的基础内容。提示：以下是本篇文章正文内容，编程实现10进制计数器，具有异步复位功能，十位和个位用8421BCD码表示一、4选1多路选择
2022-02-09 07:33
1、实现一个24进制加法计数器的设计本实验设计实现一个24进制的加法计数器
2022-07-05 15:14
如何用multisim软件仿真双时钟加/减计数器CT74LS192和译码器CC4511和译码器SM4205构成的30进制加法计数
2012-10-07 21:13
74161设计12进制计数器，1.74161为十六进制计数器，设计十二进制计数器
2021-07-22 06:33
本帖最后由 960753371 于 2013-5-30 18:30 编辑 用4625实现4/7进制计数器 实在做不出来 求大神教育4526 PE为置数控制端CF为反馈输入端CP为时钟输入端求
2013-05-30 10:26
设计74163的四个输入引脚DCBA, 再辅以LOAD'引脚的设计, 来实现可控进制计数器的功能. 将控制变量设定为M: 规定M=0时计数器工作...
2021-07-26 08:33
求解大神，如何用基本逻辑门和触发器实现6进制加法计数器等...还有12进制加法计
2012-11-29 18:40
小弟刚学FPGA用的是EP4CE6现在想写一个60进制的计数器 然后在数码管上显示出来用verilog写但想了好几天没想出来去大侠指导下或给个程序看看小弟感激不尽。。。。。拜托了
2014-09-16 18:29
