用的很简单的verilog 程序，步骤都是按照教程来的，但是仿真结果输入总是高阻态，试了很多不同的程序都是同样的问题mo
2014-07-29 21:11
最近调用乘法器的ip核为了进行有符号的16位乘法运算，查看内部输入信号 都正常不清楚为啥modelsim仿真的输出脚就是高阻态，求教各位了。谢谢{:23:}
2013-04-10 16:32
在做时序仿真的时候，发现一个问题,代码如下：assign gateway_out1 = gateway_in10 * gateway_in11 结果发现 输出带有高阻态,波形如图。 在做功能
2017-07-27 09:09
本人安装的是Quartus17.0-Lite（配套Modelsim-Altera）添加PLL的IP核，仿真的时候c0输出高阻，locked一直输出低；选用：Cyclone10
2017-11-05 11:59
我正在使用该芯片，将数据输出到FPGA处理。想请问下，由于不需读取旋变数据时，我将ad2s80芯片设置为禁能模式。这样会不会导致芯片禁能高阻与fpga输入高
2018-09-28 15:12
数字电路常见术语：高阻态，三态门高阻态常用的表示方法
2021-03-01 11:09
求一款当使能输入为低时呈高阻状态，当使能输入为高时正常工作的放大器！！谢谢
2018-09-11 10:05
为什么我按照“基于M9K块的单口RAM配置仿真实验—LiangXuan-博客园的程序从头做了一遍，发现dout输出总是高阻态，哪位大神能帮忙解决下吗？感激不尽。在MegaWizard Plug-In Manager的
2014-12-18 11:03
问一个菜鸟问题，单片机IO口悬空和高阻态究竟是什么？IO口具体设置成什么？（输出不接外部器件？输入不上拉？）我查了下百度都没说清楚，复制粘贴的就算了！！另外想问一下，LCD驱动时IO口是怎么输出3种
2014-06-28 08:47
单片机I/O口做输入时接一个很大的电阻，是否相当于高阻态，输入电压信号是否会有压降？
2020-03-19 03:59
