求高手帮忙，整一个FPGA 8位 计数器 十进制 的怎么搞！
2012-11-02 00:18
EDA初学者，求各位同路人帮忙设计一个十进制计数器，用VHLD语言
2014-04-27 09:59
具体的思路是这样的十进制加法：开关高电平,从0计数到9，然后又跳到0十进制减法：开关低电平,从9计数到0，然后又跳到9这俩都是循环的还有就是要清零,按下j1之后，数码管
2013-12-25 20:47
本人用原理图输入法设计二位十进制计数器，下面是一本书上的图：用Quartus 2编译时出现下面错误：请求各位大侠解决 啊，谢谢了。
2011-05-14 14:14
verilog有没有什么方法把一个十进制数按个位十位拆开，不用除法和取余？求大神讲解
2017-02-12 16:59
我是刚开始学FPGA，现在对其verilog语言还不是很懂。下面题目：设计一个十进制的加法计数器，功能包含复位信号，置位
2012-05-11 23:03
我的想法是一个十进制位由十个二极管组成 （代表0-9），一个数字由若干个0-9表示的
2017-03-03 17:32
设计十进制0～99的计数器，采用按键计数，数码管显示。采用按键产生计数值：按下按键，计数值增加1；采用2
2012-07-04 11:47
本帖最后由 lianyicq 于 2015-7-23 08:49 编辑 请教一个简单的问题，在Proteus下用4个带复位端的边沿触发JK触发器构成一个十进制加法
2015-07-20 11:27
生理周期可以看成是一个n进制的计数器，用几只黄色的LED模拟指示（例如：00000→00001→00010→……）；目前的问题就是不知道是要用一个电路图来实现还是说分别
2022-04-29 16:49
