VCS-MX的版本，可以混合编译Verilog和VHDL语言 由于在linux系统中个人用户各种权限被限制，导致很多地方无法正常使用软件之间的协调工作。 为了以防万一，在此以个人用户去实现vivado调用
2018-07-05 03:30
了解如何使用Vivado中的Synopsys VCS仿真器使用MicrBlaze IPI设计运行仿真。 我们将演示如何编译仿真库，为IP或整个项目生成仿真脚本，然后运
2018-11-29 06:57
本篇文章来源于微信群中的网友，分享下在SpinalHDL里如何丝滑的运行VCS跑Vivado相关仿真。自此仿真设计一体化不是问题。
2022-08-10 09:15
VCS是一款常见的Verilog编译工具，它提供很多编译选项来控制编译过程及其输出。本文主要介绍以下两个编译选项。
2023-05-29 14:46
前年，发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1)，里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案
2022-08-29 14:41
前年，发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》（链接在参考资料1），里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案
2021-03-22 10:31
选择VCS，再指定库文件存放的路径；如果VCS的环境变量设置好了，那么会自动跳出Simulator executable path的路径的。
2023-03-31 10:21
了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI设计运行仿真。 我们将演示如何编译仿真库，为IP或整个项目生成仿真脚本，然后运行
2018-11-29 06:59
最近，需要使用VCS仿真一个高速并串转换的Demo，其中需要用到Vivado的SelectIO IP核以及IDELAYCTRL，IDELAY2原语。而此前我只使用VCS仿真过Quartus的IP核。
2023-06-06 11:09
了解Vivado实现中2015.3中的新增量编译功能，包括更好地处理物理优化和自动增量编译流程。
2018-11-30 19:24
