这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。
2025-06-20 10:06
您将在这篇博客中了解系统设备树 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 维护来自 XSA 的硬件元数据。本文还讲述了如何对 SDT 进行操作，以便在 Vitis Unified IDE 中实现更灵活的使用场景。
2025-11-18 11:13
Vivado IP 流程（Vitis Unified），在这篇 AMD Vitis HLS 系列 3 中，我们将介绍如何使用 Unified IDE 创建 HLS 组件。这里采用“自下而上”的流程，从 HLS
2025-07-02 10:55
案例：TCP Window Full 是导致异地拷贝速度低的原因吗？也是在公有云服务的时候，有个客户有这么一个需求，就是要把文件从北京机房拷贝到上海机房。但是他们发现传输速度比较慢，就做了抓包。在
2023-04-12 11:15
不少人不知道怎么在官网报名公测鸿蒙2.0，那今天就来给大家讲讲怎样在官网报名公测。 方法一： 首先在手机浏览器上搜索“HarmonyOS
2021-06-28 10:38
在本篇文章我们将学习如何在 AMD Vitis Unified 2024.2 中连接到 QEMU。 这是本系列的第 2 篇博文。要了解如何设置和使用 QEMU + 协同仿真，请参阅开发者分享｜在 AMD Versal 自适应 SoC 上使用简单的 QEMU + 协同仿真示例。
2025-08-06 17:24
“PyTorch 深度学习:60分钟快速入门”为 PyTorch 官网教程，网上已经有部分翻译作品，随着PyTorch1.0 版本的公布，这个教程有较大的代码改动，本人对教程进行重新翻译，并测试运行了官方代码，制作成 Jupyter Notebook文件（中文注释
2019-01-13 11:53
首先对本次工程进行简要说明：本次工程使用AXI-Full接口的IP进行DDR的读写测试。在我们的DDR读写IP中，我们把读写完成和读写错误信号关联到PL端的LED上，用于指示DDR读写IP的读写运行
2022-07-18 09:53
我一直以为我研究这个SDK就是自嗨，但是有很多的朋友一直来找我问这个SDK使用上面的方方面面，我抽空又读了一下文档，这里又记录了一些有用的点。
2022-10-28 09:23
在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在 AXI4 (Full) 主接口中执行验证（和查找错误）。
2022-07-08 09:31
