普遍认为开发多处理器系统软件的难度要大于单处理器系统。但实际情况并非总是如此。我们这个在 TRW 汽车公司下属的咨询部 TRW Conekt 工作的设计团队最近接管了一个项目，展示了如何根据手中的问题发挥硬件的功能，并通过使用许多个处理器开发出高效系统。
2019-10-23 08:00
本文基于虚拟仪器的概念，主要论述以PC***为基础400MHz/102通道逻辑分析仪设计原理和方法，重点阐述系统控制电路设计和系统软件设计。
2021-04-15 06:53
你好，当我使用xilinx功率点火器应用时，Quesient电流为700mA（目标= spartan3-1000）。现在，如果我将翻转率从12.5％增加到50％并将电压增加到1.35而不是1.2，那么电流将是3A！我不知道应该输入哪些值。我正在计算电流消耗来计算电池寿命，所以我需要计算长时间的平均电流。我的设备正在使用xilinx IP内核进行数字信号处理，用于fft和mac-fitler。那么我应该选择什么来切换率呢？另外对于电压我正在使用digilent spartan3入门套件，所以我不知道acurate是如何生成的。我应该依赖1.2还是应该选择更高的电压值？问候KIAN以上来自于谷歌翻译以下为原文hello,when i use xilinx power stimator application the Quesient current is 700mA (target = spartan3-1000). now if i increase toggle rate from 12.5% to 50% and increase voltage to 1.35 instead of 1.2, current would be 3A! i don't know which values shoul i enter. i am calculating the current consumption to calculate battery life so i need to calculate the long time average current. my device is doing digital signal processing using xilinx IP cores for fft and mac-fitler. so what should i choose for toggle rate?also for voltage i am using digilent spartan3 starter kit so i don't know how acurate is the value of votage generated. should i rely on 1.2 or should i choose a higher value for voltage?regardskian
2019-05-07 14:07
使用带有10ns SRAM的Spartan 3入门板，我有一个uP和一个视频控制器都运行在25mhz。现在我正在使用块ram，但我想为SRAM制作一个控制器来仲裁这两个。我的想法是控制器运行在100MHz，uP和视频在25MHz但180度。离开phaze（我认为这就是你所说的）。换句话说，uP时钟的上升沿将在视频时钟的下降沿同时发生。这样我就可以将两者之间的RAM时间分开，这样当uP的时钟很高时，它会引起控制器的注意，而视频也是如此。这样做的一个问题是我不确定控制器是否能以100MHz运行？另外，根据我的阅读，该板上的Asych SRAM在时序方面非常挑剔。我想我所问的是，在你看来，这是否是这个删除的可行解决方案？我认为它会在理论上起作用，但是，很多事情都会在“理论上”起作用:)谢谢，凯文以上来自于谷歌翻译以下为原文Using a Spartan 3 starter board with 10ns SRAM, I have a uP and a video controller both running at 25mhz. Right now I am using block ram but I want to make a controller for the SRAM to arbitrate the two. My thought was to have the controller run at 100MHz and the uP and video be at 25MHz but 180 deg. out of phaze (I think that is what you call it). In other words, the rising edge of the uP's clock will occur at the same time the falling edge of the video's clock. This would allow me to split up the RAM time between the two so that when the uP's clock is high, it has the controller's attention and the same for the video. One problem with this is that I am not sure that the controller can run at 100MHz??? Also, from what I have read, the Asych SRAM on this board is pretty picky when it comes to timing. I guess what I am asking is, in your opinions, is this a plausable solution to this delema? I think that it will work in theory but, alot of things will work "in theory" :) Thanks, Kevin
2019-05-13 13:34
喜我试图在应用程序中利用中断的优势。但是，我发现当处理器在中断处理程序代码中运行行时，它会错过其他一些中断信号。由于这些中断信号是由VHDL模块创建的，即使中断事件已经处理，它们也不会停止。在中断处理程序代码中，我必须在处理中断事件之前重置全局中断信号。所以我必须知道中断处理程序在处理中断事件期间需要多长时间。有人能告诉我如何计算处理器在应用程序中执行多行所花费的时间吗？感谢您的考虑和帮助！以上来自于谷歌翻译以下为原文hi, I tried to take the advantage of the interrupt in an application. However, I found when the processor run the lines in the interrupt handler code, it missed some other interrupt signals.Since these interrupt signals were created by a VHDL module, and they woundn't be stopped even when the interrupt event has been processing. While in the interrup handler code, I have to reset the global interrupt signals before processing the interrupt event.So I have to know how long the interrupt handler would take during it processed the interrupt event.Could anybody tell me how to calculate the time that the processor spent for executing several lines in an application? Thank you for your consideration and help!
2019-01-22 07:55
使用SelectMAP接口从Virtex FPGA回读时，输入比特流中存在有效和无效数据。由ISE创建的逻辑位置文件（.LL）指定有效数据在回读比特流中的确切位置。需要通过解析.LL文件来过滤有效数据。我最初的想法是可以使用某种形式的软件（C，C ++）来完成这项任务。我对回读机制的理解是否正确？可以在硬件（Verilog）中更轻松地完成此任务吗？对于那些做过回读的人，你使用了什么方法，你愿意和我分享这个基本想法吗？欢迎提出建议。谢谢。消息由rrnambiar于05-30-2008 05:15 PM编辑
2020-05-29 13:55
我正在尝试使用DDR3 RAM作为缓冲器，使用虚拟FIFO控制器从XADC获取单通道数据。我设置VFIFO的突发模式为4096字节，并分配了8192个4K页面，这应该给我32MB;从技术上讲，我应该能够在我的记忆中存储8个大小为32位的样本。但据VFIFO报道，8100个样本已满。此数字随分配给频道的4K页数而变化，并且始终非常接近分配的4K页数。有谁知道如何解决这个问题？开发板：Genesys2与Kintex 7 FPGAVivado版本：2014.4XADC 3.0VFIFO 2.0结构：XADC-> AXI4-Stream互连 - > VFIFO-> MIG我正在使用GPIO读取VFIFO的状态。
2020-05-20 14:22
Stages — 研发过程可视化建模和管理平台
2020-12-31 07:13
高振海王竣崔爱昕郭健吉林大学汽车动态模拟国家重点实验室应用领域：信号采集/产品测试挑战：电子稳定系统(Electroni-c Stability Program, 简称ESP，下同)实车道路试验不仅对场地要求十分苛刻，实验过程具有相当的危险性，而且所需测量的信号较多。实验数据采集系统不仅要能够采集各种信号，还要能够在恶劣的测试环境中（如冲击、震动、高温、高湿度等）稳定可靠的工作。
2019-07-18 07:12
毫米波雷达是测量被测物体相对距离、现对速度、方位的高精度传感器，早期被应用于军事领域，随着雷达技术的发展与进步，毫米波雷达传感器开始应用于汽车电子、无人机、智能交通等多个领域。
2019-08-07 08:01
