为何在Top Solder布不了线，直接跳到Top Layer
2019-05-28 05:35
刚接触Allegro。我设置了四个层，TOP，GND，POWER，BOTTOM，其中TOP和BOTTOM为正片，GND和POWER为负片。使用Z－COPY给GND层铺铜
2013-10-25 16:50
错误：符号名称“\ textclkena3”必须是宏功能，宏功能，原始或状态机“pll”的端口错误：无法详细说明用户层次结构“top_local：top_local | top
2018-10-31 17:20
UPF流程是怎样的？怎样使用UPF0对RTL进行动态/静态功耗验证？什么是电源域Power Domain？如何对电源域Power Domain进行划分？
2021-10-20 07:32
印外框放在放在all layer、Slikscreen Top还是Top？各有什么利弊吗，出Gerber时分别怎么对待呢？
2014-12-09 14:59
小弟刚学画四层板，分别定义top GND power bottom 。 现在的问题是是不是原理图生成的PCB文件所有的地线都要连接到GND层，top层还需要画地线吗，可以把所有的地线放到GND层吗，如果只是偶尔的地线
2019-10-29 05:33
小弟刚学画四层板，分别定义top GND power bottom 。现在的问题是是不是原理图生成的PCB文件所有的地线都要连接到GND层，top层还需要画地线吗，可以把所有的地线放到GND层吗，如果只是偶尔的地线通
2015-11-30 21:38
我的理解是，在top solder这个层画的地方，就没有盖油，有线路的就会露出线，是吗？那问题来了，我画了个小板子，在板子中间，在top solder层画了条直线，没有线路，只是为了去掉绿油。那为什么收到板子的时候，厂家把那条线搞成V割？就是类似拼版那样，用手可以
2017-05-05 08:46
我根据 芯片的 datasheet提供的封装尺寸，用 AD 13 画了芯片的封装，但是 芯片的引脚的 top-solder 层相互重叠，如果PCB打样后，该芯片的引脚会相互短路吗，该芯片的封装图如下
2015-05-20 08:35
问题： 我在设计一个板厚为1.6mm,层叠结构为top-ground-signal-signal-power-bottom的六层板.我用allegro以经把线都差不多链完了,只剩一些需要绕等长的地方
2014-11-10 11:14
