module (模块）作为SV从Verilog继承过来的概念，自然地保持了它的特点除了作为RTL模型的外壳包装和实现硬件行为， 在更高层的集成层面，模块之间也需要通信和同步。
2023-10-21 17:30
在SV中可以使用结构体作为模块的输入或输出，这使得它可以更加清晰地传递更多的信号，以简化RTL代码，类似于interface。
2022-11-08 09:51
SV中使用预处理指令`define来定义宏，宏可以用来创建文本替换。根据场景不同，`define主要用来定义常量、简化复杂的表达式或代码段以及提高代码的可移植性。其基本语法为：
2024-10-21 14:22
SV-M5 I/O Extension Modules) Supports triple display of VGA, HDM and LVDS/eDP 2*1000 Mbps LAN
2019-10-27 10:24
H270 chipset Double-layer Rear I/O which can expand to 18*COM and 18*USB (use SV-M5 I/O Extension
2019-10-31 14:55
(use SV-M5 I/O Extension Modules) Supports triple display of VGA, HDM and LVDS/eDP 2*1000 Mbps LAN
2019-10-22 09:24
支持Intel Skylake-U Celeron 3855U处理器 采用双层I/O设计, 可搭配SV-M5子卡, 扩展至18*COM, 18*USB 提供1*VGA, 1*HDMI, 1
2019-10-31 08:52
chipset Double-layer Rear I/O which can expand to 18*COM and 18*USB (use SV-M5 I/O Extension Modules
2019-11-12 09:28
Mbps LAN With SVIO support SV-M6 I/O Module to extend COM/USB/PCI Supports dual display of VGA
2019-10-31 14:43
采用Intel Bay Trail单芯片处理器 嵌入式工控机专用主板 6*COM, 9*USB, 2*千兆网口 2*Mini-PCIe支持mSATA和Wifi/3G/4G 1*VGA, 1*HDMI/eDP, 1*LVDS/eDP, 支持双屏异显
2019-10-11 09:10
