高速先生成员--周伟 之前高速先生发表过一篇《过孔STUB长，DDR信号“强”？》的文章，最近大家也都在问DDR4或DDR5长stub是否有影响，是否要背钻等，然后正好有个项目在仿真DDR4地址信号
2025-09-04 10:50
press fit component ′s pin，则红色路径为信号经过的路径。蓝色路径就是多出来的 Stub。此种情况也会影响高速线的信号质量的。解决方法：一是将蓝色的线切掉，就是要求 PCB
2019-06-10 14:01
适当考虑stub的影响，PCB设计时就要考虑stub较短的层面。同时我们又验证了某广泛使用的FPGA支持DDR5信号的模型，在其他不变的情况下只是换了主控的模型，仿真结果如下图4所示。 图4 另一
2025-09-28 11:25
作者：一博科技假设PCB厚度=2.2mm，信号从top层经过孔换层到内侧，本文用连接器的过孔为例进行说明，某连接器的过孔完成孔径（即电镀后）是0.46mm，但钻孔孔径是0.55mm（即电镀前），如下
2018-01-05 18:29
一下，这个背钻stub的要求有点不合理。” 背钻的来由及作用: • PCB制造过程中镀通孔其实可当作是线路来看，某些镀通孔端部的无连接，这将导致信号的折回共振也会减轻信号，且可能会造成信号传输的反射
2024-09-09 15:28
有很长的stub。这时能够想象PCB工程师的心情就好像下图的情况一样矛盾……在说完了前面的铺垫之后，再说说本文想描述的案例。该信号走的是PCIE3.0的协议（8Gbps），板厚是2.0mm。在第一版中
2019-10-22 15:20
教你PADS中如何检查Stub线
2013-08-16 16:10
与DIMM条的布局无法做到一样，DDR信号的各段走线长度、阻抗控制都与DIMM条保持一致，还很贴心了调整了信号走线层，让过孔stub尽量短。小雷查板之后相当满意，老雷得到认可后也很得意，甚至自信满满
2022-05-11 09:11
、Stub、信号匹配（1）时序：总线一般会有传输延时、总线间时序关系（相对延时）的要求，在PCB设计实现时需要考虑：从驱动器到接收器的PCB走线长度、一组总线的PCB布
2016-10-14 16:53
10mil的过孔stub的背钻我们在PCB加工行业内就称为浅背钻，如下图所示，浅背钻主要就是为了去掉底层焊盘的影响，其次才是希望让stub再短几个mil。 最后总结下哈：这个地方的影响无论是从SI性能
2025-08-18 16:30
