什么是阻塞和非阻塞？我们就用管道的读写来举例子。
2024-03-25 10:04
Verilog HDL的赋值语句分为阻塞赋值和非阻塞赋值两种。阻塞赋值是指在当前赋值完成前阻塞其他类型的赋值任务，阻塞赋
2022-03-15 13:53
本文详细阐述了在一个testbench中，应该如何使用阻塞赋值与非阻塞赋值。首先说结论，建议在testbench中，对时钟信号（包括分频时钟）使用阻塞赋值，对其他同步信号使用非
2025-04-15 09:34
对于VerilogHDL语言中，经常在always模块中，面临两种赋值方式：阻塞赋值和非阻塞赋值。对于初学者，往往非常迷惑这两种赋值方式的用法，本章节主要介绍这两种文章的用法。其实，有时候概念稍微
2020-11-19 15:48
对于VerilogHDL语言中，经常在always模块中，面临两种赋值方式：阻塞赋值和非阻塞赋值。对于初学者，往往非常迷惑这两种赋值方式的用法，本章节主要介绍这两种文章的用法。其实，有时候概念稍微不清楚，Bug就会找到我们，下面一文扫清
2023-06-01 09:21
最近做了一些STM32和SD卡通信的一些思考，一直以来SD的驱动和应用困扰了我很久，寒假的时候看到SD简化版物理层协议的时候就傻掉了，看到
2017-11-29 17:51
学verilog 一个月了，在开发板上面写了很多代码，但是始终对一些问题理解的不够透彻，这里我们来写几个例子仿真出阻塞和非阻塞的区别
2017-02-11 03:23
阻塞赋值对应的电路往往与触发沿没有关系，只与输入电平的变化有关系。非阻塞赋值对应的电路结构往往与触发沿有关系，只有在触发沿时才有可能发生赋值的情况。
2020-06-17 11:57
使用Platformio平台的libopencm3开发框架来开发STM32G0，下面介绍SD卡模块的使用方法。
2023-01-19 16:27
这里探讨的服务器模型主要指的是服务器端对I/O的处理模型。从不同维度可以有不同的分类，这里从I/O的阻塞与非阻塞、I/O处理的单线程与多线程角度探讨服务器模型。
2018-01-08 16:13
