数字电路中，每个操作都需要在正确的时间执行，因为电子元件并不是瞬间完成其功能的。例如，在时钟信号的上升沿或下降沿处将数据写入存储器，然后等待一段时间后读取数据。如果在错误的时序下执行这些操作，从机数据接收错误，导致乱码，（奇偶校验位就是防止数据乱码）
2023-11-03 16:27
经常画高速板的同学都知道，10个高速板有9个要绕等长，而且内存出现的频率尤其频繁，整的现在画板子不绕两下都有点不习惯。好在上期给大家介绍了几种快的不能再快的绕等长的方法，用allegro绕等长还是非常任性的。看看下图
2018-11-11 10:55
有了单线的自动等长，那就肯定不会放过板上随处可见的差分了，看大招——Auto-interactive Phase Tune。现在板子的速率越来越高，板上的差分线也就跟着越来越多，对内等长的工作量自然就加大了。但是自从有了绕线新功能，就再也不担心绕
2018-10-19 15:33
目前网络上使用stm32 spi的nss，基本上都使用的是nss的软件管理模式。
2023-11-03 12:38
[第11讲] SPI总线(85分钟)，由何强主讲.本课主要讲解：(1).SPI总线介绍;(2).SPI总线的通讯时序;(3).STM32中的
2016-10-09 16:08
上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。
2018-11-29 15:34
有人使用STM32F4芯片验证SPI功能。当使用片内两个SPI模块基于中断方式进行收发时，发现总是出现接收数据丢失的情况，貌似总丢失末尾2个数据。代码使用HAL库提供的API函数。这是怎么回事呢？
2023-12-11 09:20
SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; //全双工
2019-06-06 15:17
本例中需要实现PCI-e金手指到EMMC芯片等长，包括D0-D7，CLK，CMD这10条网络。查看各条网络，确认是否存在串联匹配电阻。本例中，仅在时钟线上存在，如下图的高亮器件。
2019-06-22 09:44
在DDR的设计中，需要对数据线及地址线进行分组及等长来满足时序匹配，通常DDR的数据线之间的长度误差需要保证在50mil以内，地址线的长度误差需要保证在100mil以内
2022-11-02 09:25
