• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 使用NOP912/NOP914达到精密测量应用

    使用NOP912/NOP914达到精密测量应用

    2023-08-10 11:07

  • NOP指令实现过程

    NOP(No Operation)意为无操作,是汇编语言的一个指令。NOP指令既空指令。NOP指令通常作为伪指令。但是,如果在ARMv6K、ARMv6T2、ARMv7、ARMv8-M结构体系中,

    2022-09-28 15:47

  • assign语句和always语句的用法

    Assign语句和Always语句是在硬件描述语言(HDL)中常用的两种语句,用于对数字电路建模和设计。Assign语句用于连续赋值,而Always

    2024-02-22 16:24

  • C语言中if语句、if-else语句和switch语句详解

    在C语言中,有三种条件判断结构:if语句、if-else语句和switch语句

    2023-08-18 16:36

  • 详解Verilog赋值语句、块语句、条件语句

    不可综合语句经常用在测试文件中,未注明的语句均是可综合的

    2023-07-02 10:47

  • 什么是SystemVerilog-决策语句-if-else语句

    决策语句(Decision statements)允许程序块的执行流程根据设计中信号的当前值分支到特定语句。SystemVerilog有两个主要的决策语句:if…else语句

    2023-02-09 14:15

  • VHDL并行语句(生成语句)使用练习

    实验七、VHDL并行语句(生成语句)使用练习一  实验目的1掌握VHDL语言的基本描述语句的使用方法。2掌握VHDL语言的生成语句的使用方法。二  实

    2009-03-13 19:25

  • Verilog中的If语句和case语句介绍

    我们在上一篇文章中已经看到了如何使用程序块(例如 always 块来编写按顺序执行的 verilog 代码。 我们还可以在程序块中使用许多语句来控制在我们的verilog设计中信号赋值的方式

    2023-05-11 15:37

  • Python中什么是语句

    条件判断 语句块 什么是语句块呢? 语句块是在条件为真(条件语句)时执行或者执行多次(循环语句)的一组

    2023-09-12 16:41

  • STM32库函数中assert_param语句的用法解析

    assert_param语句是用于程序开发的时候,调试用的检测语句。默认是不开启的,你可以无视它的存在。但是,当你在调试程序的时候,可以打开这个检测机制,调试完了再关闭。

    2018-11-28 16:03