ADIS16488 引脚1、2、7、9，是DIO3 DIO4 DIO1 DIO2数字输入输出，这四个引脚可否配置成串口232的输入和输出
2018-10-09 16:02
======================================================================================//#define DIO_high(P2OUT |= BIT2)//高电平DIO ==&g
2015-12-26 20:08
ADC_CLK=0;_nop_();ADC_CLK=1;_nop_();ADC_DIO=1;_nop_();ADC_CLK=0;_nop_(); ADC_
2018-11-15 15:09
//¶¨Òå¿ØÖÆ¶Ë¿Ú sbit DIO =P0^2; sbit CLK =P0^1; sbit STB =P0^0; uchar const CODE
2023-06-25 06:23
;i>=1; Reset_TM1638_CLK;if(Get_tm1638_DIO)temp|=0x80;Set_TM1638_CLK;delay_us(1);}return temp
2018-01-09 11:14
我正在为基于 STM32MP157FAD1 MPU 的定制板的 DDR 测试构建 uboot spl。该设计使用 I2C6 与 PMIC 通信。出现以下错误：“stm32mp1_clk
2023-01-10 06:01
使用SerialWire Interface来编程和调试MCU，我只想使用必要的引脚。当我查看 STLINK-V3 时，有一个连接器（CN6）包括SerialWire 通信的所有引脚。我觉得CLK应该接SWCLK，DIO
2022-12-14 07:10
cc1310的uart关闭后dio2和dio3是什么状态？高电平还是低电平，还是高阻态？
2018-05-15 01:56
();_nop_();_nop_();_nop_();}***it CS=P1^0;***it CLK=P1^1;***it DIO=P1^2;***it RS=P2^0;***it RW=P2^1
2013-06-11 18:06
时遇到此错误，如果我尝试从/向 OTP 寄存器读取/写入：stm32mp1_clk_get_id: 未找到 clk id 69U-Boot SPL 2020.10-stm32mp-r2 (Aug 14
2022-12-02 06:04
