很好。对于检查状态 1，GPIO 引脚首先为高电平，然后在检查状态 2 期间为低电平，在循环结束时再次为检查状态 3 高电平。但是，对于所有后续循环，对于检查状态 1，
2023-02-08 07:46
本人萌新，最近使用STM32F407和AD7734做项目时用三通道连续转换模式，发现RDY引脚一直处于高电平状态，转换结果一直得不到。电路部分已经检查木有问题，AD芯片的各个引
2021-01-05 20:11
请教前辈，如何判定引脚的是低电平有效、还是高电平有效？
2013-10-02 22:19
我们的START和ALE连接到一个管脚，使用STC89C52控制，ADC的时钟为28K，启动ADC转换即Star由低电平变为高电平后，EOC也立即由
2024-11-19 07:10
引脚为高电平并保持高电平。使用“cat /dev/ttySTM1”读取设备缓冲区不会导致引脚变低。当我发送带有“echo “AT”> /dev/ttySTM1”
2022-12-28 08:53
STM32F303RBT6的ADC2_IN3脚（PA6）接GND，PC4输出设为高电平，这时ADC2_IN3采样的数据异常为0x70，万用表测量
2024-04-15 06:13
使用ADS131M08芯片，使用默认ADC初始化配置，发现DRDY引脚一直为高电平，测试读取地址为0x00、0x01、0x02、0x03等寄存器返回值不是默认值。
2024-12-03 06:37
芯片的DRDY引脚会被拉低，但是芯片会出现DRDY引脚永远不会被拉低的情况，即使是重走AD转换指令也不行，DRDY引脚一直为高电平。 1、DRDY
2024-11-29 06:09
各位发烧友好，我是一位FPGA初学者，使用AS模式把程序下载到FPGA中，输出的电平全是高电平，我也把不用的引脚设置成As input tri-stated，是不是FPGA短路烧毁了，先感谢大家
2015-09-11 20:58
用的是STM32F103ZE芯片，最近有一个项目需要捕获到每100ms的高电平时间或者低电平时间，理应上检测上升到0.7Vdd=2.31V时， 才认为是高电平的的信号来
2019-01-02 10:06
