想问一下什么情况下需要加上下拉电阻？为什么需要加上下拉电阻？
2021-03-06 06:31
配置端口为带上下拉的输入时，说明书内无如何选择上拉或下拉的说明，看实例代码由端口输出寄存器OUTDR控制上拉或下拉，理解是是否正确？if (GPIO_InitStruc
2022-05-26 07:01
安路CPLD的IO上下拉的阻值范围？
2023-08-11 07:25
IO口输出时需要上拉或下拉吗？ 输出时的上下位有什么意义？
2023-10-28 07:40
芯片数据手册中有说明支持在配置为输入时可以选择内部上拉或者下拉，CNFy 位配置0b10时，配置为带有上下拉的输入模式，那么怎么配置上拉还是下拉？ 谢谢。另外从GPIO
2022-05-18 07:24
原理图设计中很多要用到上下拉的，但是要如何判断是否需要？又如何判断是上拉还是下拉呢？
2018-12-18 16:14
如图所示，无论怎么修改电阻值，无论选择电阻模拟状态还是数字状态，下拉电阻都没有起到应用作用。请哪位指导一下。
2023-09-04 10:48
输入输出要加上下拉电阻吗？
2024-01-03 06:28
not bonded to a package pin). 也就是说，可以对unused pins进行配置上下拉。因为芯片上电后IO默认三态下拉，我想现在将部分IO改为三态上拉。 2：试了很久，发现在Diamond软件中，只有Spreadsheet View中可
2024-08-23 12:57
在学习以及电路设计中对上下拉电阻一直很模糊，我感觉这也是大家共同的问题，希望原子哥能结合具体电路图给大家讲解一下，谢谢
2019-09-12 04:36
