• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 请问STM32有符号数的右移也和除法运算等效吗?

    小弟最近在用STM32F030C6T6芯片完成电机的SVPWM控制。现在发现算法中,运行速度很慢。打算将所有的除法运算改成移位运算。一般的,无符号数的右移几位和除以2的几次幂是等效的。但是,在STM32里面,有符号数

    2019-01-22 08:14

  • 基于ARM的除法运算优化策略

    整数除法程序,根据执行情况和输入操作数的范围,要花费20~100个周期,消耗较多的软件运行时间。在实时嵌入式应用中,对时间参数较为敏感,故可以考虑如何优化避免除法消耗过

    2011-07-14 14:48

  • 除法运算

    和16-Bit ×16-Bit、32-Bit×16-Bit,总共8个函数。【 描 述 】 除法指令有两种DIVS 和 DIVQ,单精度除法:32位除以16位,得到16位的商,执行时间16*3周期。

    2009-09-21 09:26

  • C6678 浮点除法运算的效率

    使用c6678进行浮点除法运算的时间测试的时候(使用clock),发现(使用c6678evm板)运行时间很长,运算时间达到七百多个时钟周期。请问是什么原因?c6678本

    2018-06-21 13:49

  • 除法器的设计资料分享

    4.3 实例九 除法器设计4.3.1. 本章导读要求掌握除法器原理,并根据原理设计除法器模块以及设计对应的测试模块,最后在 Robei可视化仿真软件经行功能实现和仿真验证。设计原理这个

    2021-11-12 07:03

  • FPGA怎么实现除法操作?

    在FPGA中,我们怎么实现除法操作?最简单的方法当然是调IP Core。在Divider Generator的IP Core中,我们可以选择有/无符号数进行除法,还可以选择除法的延迟。当然,延迟越小

    2020-12-24 16:06

  • 五模除法电路

    用Verilog设计五模除法电路。。。可是无知的我连五模除法电路是什么都不知道啊 !!求多模除法电路的资料啊!!

    2014-03-30 10:16

  • verilog 除法问题

    一个变量除以一个常数81,怎么写啊 。想直接调用IP核,可是还没法控制什么时候进行除法运算。又不想自己写除法器求指点啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

    2013-04-16 15:08

  • 浅析嵌入式C语言里的除法与移位

    简单给大家分析一下嵌入式C语言编程时用到的除法与移位。  除法土豪  除法在嵌入式微处理器里可算是一个消耗大户,复杂的实现方式不仅占用了大师宝贵的计算时间而且精度有限情

    2019-04-30 00:31

  • ise的除法器modelsim仿不了?

    `大虾们,小女子最近调程序的时候用到了ise ip core的除法器,但是调用modelsim仿真的时候发现木有进行除法啊,单独写了个除法器也还是用不了,这是什么情况呢?(vhdl写的程序哈)`

    2013-06-15 11:52