IO口输出时需要上拉或下拉吗？ 输出时的上下位有什么意义？
2023-10-28 07:40
not bonded to a package pin). 也就是说，可以对unused pins进行配置上下拉。因为芯片上电后IO默认三态下拉，我想现在将部分IO改为三态上拉。 2：试了很久，发现在Diamond
2024-08-23 12:57
芯片数据手册中有说明支持在配置为输入时可以选择内部上拉或者下拉，CNFy 位配置0b10时，配置为带有上下拉的输入模式，
2022-05-18 07:24
输入输出要加上下拉电阻吗？
2024-01-03 06:28
配置端口为带上下拉的输入时，说明书内无如何选择上拉或下拉的说明，看实例代码由端口输出寄存器OUTDR控制上拉或下拉，理解
2022-05-26 07:01
原理图设计中很多要用到上下拉的，但是要如何判断是否需要？又如何判断是上拉还是下拉呢？
2018-12-18 16:14
想问一下什么情况下需要加上下拉电阻？为什么需要加上下拉电阻？
2021-03-06 06:31
安路CPLD的IO上下拉的阻值范围？
2023-08-11 07:25
若想使用引脚内部上拉/下拉时，需配置为数字输出模式，否则上拉/下拉配置不成功..要怎么去做呢
2018-10-18 11:07
只配置过输入的时候上拉和下拉电阻。不知道在开漏和推挽输出模式下上拉电阻和下拉电阻有什么作用和区别？并且应该根据什么来选择这三种上拉、
2024-03-27 07:20
