ADC关闭全部通道施密特触发器，为什么上拉的管脚会被拉低
2024-04-26 07:04
当功放的功率达到120W时，TPA3220功放的OTW_CLIP管脚会异常拉低。 正常情况下FAULT和OTW_CLIP管脚均为高电平，如图为FAULT和OTW_CL
2024-09-29 09:04
) BOOT0（0 = 主闪存；1 = 系统内存）是否需要在编程期间使用 a) UART 和 b) SWD拉高？2) 在 NUCLEO-F031K6 中，我看到 BOOT0 始终拉低，
2023-02-01 07:01
BOOT0和BOOT1拉低，用了外部独立看门狗，RESET接STM32L071的NRST脚，发现不断开RESET的OΩ都可以用IAR SWD烧程序，点运行后如果加断点I
2024-03-22 08:10
我用stm32f103的PD4和PD5引脚，作为开入，配置为GPIO_Mode_IPU，有的装置在运行一段时间后，出现，PD4引脚有输入的时候，PD5引脚也被拉低了，电压约为1.6V左右，检查了一下焊接，也没有问题，请问一下，会是什么原因造成这种情况？CPU引脚连
2024-04-18 08:00
使用STM32F429的spi硬件片选时，传输数据时和传输完数据会自动拉低拉高吗，还是必须通过开启和关闭SPI来实现
2023-09-26 06:15
，是完全可以正常工作的。但是淘宝上卖的18元的或者120元的st-link，都不行，具体我用示波器监视NRST端口，都没有发现有拉低的过程。 难道淘宝上没有一款st-link支持stm32单片机低功耗模式下的烧
2024-04-24 07:42
对于STM32F105/107来说，为了监测USB的连接问题，程序默认是通过Vbus管脚进行检查的。但是Vbus管脚和UART1的TXD复用，导致我们在使用UART1发送数据时候，USB重启
2015-09-06 15:23
STM32怎么通过电路或程序自动控制BOOT0的拉高拉低？ 比如说，我进入程序之后通过某一引脚控制外部电路，从而拉高BOOT0,然后就会从ROM Code的Bootloader启动，这时候我做完程序烧写更新之后，再想
2024-04-30 06:02
看规格书，这个管脚可以连接到PC2，能做所有PC2的功能。 现在我的板子在调试中，出现PC2_C不能拉低，PC3_C却正常。 程序就是最简单的程序，通过STM32CUB
2024-03-26 06:05
