• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • 如何解决vhdl代码case语句问题?

    大家好 ...我在使用case语句时遇到问题....虽然我使用它如下::-------------------------------------------------- ---过程(CLK)开始

    2019-06-26 11:47

  • 新手求解verilog 的生成块语句 的意思

    verilog 的 generate for 语句好理解,但是 generate if 和 generate case 语句怎么理解??

    2014-12-21 12:44

  • CASE WHEN 语句编写四选一的VHDL程序

    CASE WHEN 语句编写四选一的VHDL程序

    2012-06-23 15:24

  • 怎么将C的switch/case语句转换为ASM?

    大家好,我已经对这个任务做了一些研究,我认为这个任务很简单,但它不是(至少对我来说不是)!我试着用C语言转换上一个程序的开关/case语句(参见下面):我发现了Microchip的一个提示——在文本

    2019-10-08 06:43

  • 怎样去使用Matlab的编程语句

    怎样去使用Matlab的编程语句呢?Matlab中常用的编程语句有哪些呢?

    2021-11-18 06:12

  • 【verilog每日一练】case语句的使用

    case语句实现8段数码管对应数字显示的控制,4bit的dig信号表示应显示的数字(0~9),8bit的seg信号表示数码管8段led的控制,且数码管为共阳数码管,[7:0]seg从高位到低位分别表示DP、A、B、C、D、E、F、G

    2023-08-28 11:02

  • C语言switch case怎么执行

    switch(temp){case a: for(i=0;i

    2019-03-22 07:27

  • LabVIEWcase结构问题

    请问,在LabVIEW怎么样数据在连个CASE结构传递,还有就是怎样将数据从同一CASE的true传递到FALSE

    2013-11-09 00:12

  • switch语句编译器问题求解

    的 SWITCH 语句存在一些编译时问题。如果我尝试在 CASE 语句中声明一个布尔变量,如“案例 2:在下面的代码片段中所示,编译器会抛出一个错误。我将此添加到我之前标记的另一个

    2023-02-23 08:50

  • 关于case语句的小问题

    本帖最后由 lv0817 于 2015-2-21 20:59 编辑 如图问个问题,这里的case没有缺省可以么?begin case(One_Data)4'd0 : rTen_SMG_Data

    2015-02-21 20:58