请教SRIO通信问题，6672和FPGA的SRIO通信，2个lane连接，现象如下： （1）两端都配置成2x，3.125G，FPGA显示port initial成功，link initial
2018-06-21 13:52
目前在调试多片6678与fpga通过cps1848交换芯片通信，使用的是论坛中keystone_srio例程调试过程中有几个问题。1.dap向dpga发数时而成功时而失败，失败时查看error
2019-06-04 11:03
我们有一块带有 MPC8640D PowerPC 架构处理器的定制板。一个 sRIO 开关连接到这个处理器。在加载我们的自定义 Linux 映像时，我们无法初始化 sRIO，并且出现分段错误。 附上日志文件供您参考。请找到突出显示的
2023-04-18 07:00
本帖最后由 一只耳朵怪 于 2018-6-19 15:13 编辑 最近发现论坛上好多SRIO的帖子，刚好应客户需求我总结了一些SRIO的东西，在这里也分享出来，作为抛砖引玉吧。首先坦白来说我
2018-06-19 04:30
您好，我最近在看C6474的SRIO。 目前手头只有TI官方的C6474的SRIO的资料《TMS320C6474 DSP Serial RapidIO (SRIO) User's Guide》。但是发现该文档读不懂。
2018-06-21 02:35
BOOT和DOORBELL通讯。现在遇到的问题是，代码用仿真器运行时DOORBELL通讯没问题，利用SRIO boot以后doorbell通讯就失败，SRIO端口的寄存器(0x0290b158)显示
2018-05-25 10:16
Keystone_SRIO_Init(&srio_cfg);之后，接收即终止了，之后也没办法继续接收FPGA传输的数据。而此时DSP可以正常向FPGA传输数据。 不知道是不是因为没有添加
2018-06-21 13:16
本帖最后由 一只耳朵怪 于 2018-6-20 11:00 编辑 在K1_STK_v1.1开发包的srio工程内函数SRIO_PktDM_init内对srio内的PKTDMA
2018-06-20 05:21
你好，我想请教一个问题，就是我用6474 SRIO，每次发送完一个4Kbyte包后，我需要SRIO响应一个中断。而不是像例程这样：/* Wait for the completion
2018-06-21 14:20
C6678和C6455使用SRIO通信，1x4p模式，3.125G，其中C6678使用TI的PDK中SRIO LLD 发现C6455发送过快时候C6678的接收缓存不够，触发StarvationQ
2018-06-21 09:01
