电子发烧友

FPGA的SRIO（Serial RapidIO）接口使用时，需要注意以下几个方面以确保数据交换和通信的顺利进行： 接口连接与配置 ： 确保FPGA和与其通信的设备（如DSP）上都配备了

2024-06-27 08:33

最近做了个4片6678全互联的板子，想在投板前仿真下，现在就缺少6678 SRIO接口的AMI模型，请问TI工程师怎么才能获得这个模型？

2020-07-30 11:24

本帖最后由 一只耳朵怪 于 2018-6-25 14:57 编辑 请问在使用ddr3 和srio接口时，其外部时钟（ddr3clk和sriosgmiiclk）是必须的吗，考虑到其内部有专门的sysclk与之对应。另外ddr3

2018-06-25 06:37

最近在做srio数据传输的驱动，选择的是direct I/O NWRITE 事务，tms320c6457 dspji将其tx0链接到rx0构成serdes回环。我在数据文档以及其他参考资料

2017-07-25 15:44

本帖最后由 一只耳朵怪 于 2018-6-25 14:20 编辑 大家好，我现在利用SRIO接口从FPGA向6678的共享内存发送数据，数据分段存储。例如将共享内存（共4M）分8段，轮询向这8

2018-06-25 01:31

1.自制的两个6655的evm，主机通过SRIO循环向从机发送数据，发送第一组数据时显示发送成功completion code=0，从机的对应内存上收到数据了且触发了doorbell中断，但是第二组以及后面发的数据都是completion code=1，从机没有收到数据。

2019-03-25 20:52