您好，我最近在看C6474的SRIO。 目前手头只有TI官方的C6474的SRIO的资料《TMS320C6474 DSP Serial RapidIO (SRIO) U
2018-06-21 02:35
运算平台之间是如何连接的？SRIO系统的应用实例有哪些？如何利用串行RapidIO去实现FPGA协处理？
2021-04-29 06:17
大家好，我正在开发一个需要我实例化3个4x RapidIO IP内核的项目。我移动原始示例设计的'srio_gen2_0_srio_clk'模块输出以驱动三个Ip内核以便保存BUFG。生成比特流
2020-08-04 09:56
Serial Rapid IO (SRIO) 2.3.2 这节The direct I/O (Load/Store) module serves as the source of all
2018-06-19 04:13
我用ise产生了rapidio的核，然后做功能仿真没有问题，我把自己的逻辑与核结合起来后做功能仿真，却发现端口不能初始化了，具体情况是port_initialized变成了不定值。求帮忙！！
2019-05-16 09:39
大家好， 请问6678中的LSUx_Reg0-6的地址？在SRIO的User Guide中指找到了偏移地址。谢谢指导
2018-06-21 07:36
C6455特性是什么？SRIO标准有哪些？如何去实现C6455间的SRIO通信？
2021-06-02 07:12
要跟上日益提高的性能需求，还得注意保持成本低廉有效利用基于串行RapidIO的FPGA作为DSP协处理器就能达到这些目的。那么，我们该怎么做呢？
2019-08-07 06:47
两者通信不了，查原因发现fpga srio ip核的 lnk_trdy_n信号不对，但lnk_rrdy_n信号正常，mode-sel正常。 希望得到高人解答。（Serial RapidIO v5.6）
2018-06-21 00:10
本帖最后由 一只耳朵怪 于 2018-6-19 15:39 编辑 初学SRIO，准备用论坛上提供的keystone_SRIO 这个工程中的SRIO_2DSP_Test来实现两个6678DSP
2018-06-19 00:53
