您好，我最近在看C6474的SRIO。 目前手头只有TI官方的C6474的SRIO的资料《TMS320C6474 DSP Serial RapidIO (SRIO) U
2018-06-21 02:35
运算平台之间是如何连接的？SRIO系统的应用实例有哪些？如何利用串行RapidIO去实现FPGA协处理？
2021-04-29 06:17
大家好，我正在开发一个需要我实例化3个4x RapidIO IP内核的项目。我移动原始示例设计的'srio_gen2_0_srio_clk'模块输出以驱动三个Ip内核以便保存BUFG。生成比特流
2020-08-04 09:56
Hi，Ti guys，我在使用自己板上的c6678，利用论坛上keystone_srio程序调试dsp和fpga端的通信。同事从fpga（v6，srio核）看来收发地址都是34卫的，但我调DSP互联
2018-12-28 11:08
FPGA的SRIO（Serial RapidIO）接口使用时，需要注意以下几个方面以确保数据交换和通信的顺利进行： 接口连接与配置 ： 确保FPGA和与其通信的设备（如DSP）上都配备了SRIO接口
2024-06-27 08:33
两者通信不了，查原因发现fpga srio ip核的 lnk_trdy_n信号不对，但lnk_rrdy_n信号正常，mode-sel正常。 希望得到高人解答。（Serial RapidIO v5.6）
2018-06-21 00:10
本帖最后由 一只耳朵怪 于 2018-6-19 15:39 编辑 初学SRIO，准备用论坛上提供的keystone_SRIO 这个工程中的SRIO_2DSP_Test来实现两个6678DSP
2018-06-19 00:53
调试并行RapidIO设计
2019-07-17 09:11
自己设计的原理图，2片DSP6678，分别是DSP-A和DSP-B；通过CSP1848（RAPID IO SWITCH)连接，每个DSP 4路SRIO LANE都连上了(初步跑在X1模式
2018-08-03 09:29
Serial Rapid IO (SRIO) 2.3.2 这节The direct I/O (Load/Store) module serves as the source of all
2018-06-19 04:13
