• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • Altium Designer中信号线束的使用

    原理图编辑器的增强功能包括信号线束的概念。信号线束可以对包括总线和导线在内的不同信号线进行逻辑分组,以满足设计灵活性和合理化的需要。导线用于表示各点之间的电气连接,而总

    2019-06-28 06:00

  • SPI需要几根线

    ?通常需要四根线,分别是主机输出从机输入MOSI、主机输入从机输出MISO、主机输出时钟SCK和片选信号NSS,当存在多个从机时,多几个从机就需要补几根 NSS 片选

    2021-08-23 07:11

  • 差分信号线线有什么要求

    1 单端信号线就是用一根线进行传输,并以地作为电压参考点。也就是说,单端信号就是传输电平信号线与地平面电平的电压差。所以信号

    2019-05-22 07:42

  • PCB设计规则——等长 的体会

    等长是PCB设计的时候经常遇到的问题。存储芯片总线要等长,差分信号要等长。什么时候需要

    2014-12-01 11:00

  • PADS等长线教程

    PADS等长线教程

    2013-04-27 23:34

  • PADS等长线教程

    本帖最后由 宋一锋 于 2016-11-25 17:53 编辑 PADS等长线教程

    2016-11-18 15:06

  • Altium Designer 蛇行 等长 布线 技巧

    Altium Designer 蛇行 等长 布线 技巧一. 设置需要等长的网络组点击主菜单 Design-->Classes,在弹出的窗口中单击 Net Classes,并右键,点 Add

    2013-01-12 15:18

  • DDR2 指导手册:地址线,数据线 等关键信号线的长度约束

    DDR2 Layout 指导手册 DDR在画板时地址线,数据线以及时钟等关键信号线的长度约束和要求

    2015-01-07 17:04

  • 高速信号线中时钟线/数据线/地址线上串联电阻等资料整理

    高速信号线中才考虑使用这样的电阻。在低频情况下,一般是直接连接。 这个电阻有两个作用,第一是阻抗匹配。因为信号源的阻抗很低,跟信号线之间阻抗不匹配(关于阻抗匹配,请看详述),串上一个电阻后,可

    2015-01-21 14:53

  • AltiumDesigner中两片DDR等长线的实现方法

    需要等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的系统,这里要求的等长布线有两层含义。

    2019-07-18 07:17