大家好，我们不能将系统verilog代码用于spartan 6 FPGA吗？因为Xilinx ISE 14.x不支持.sv文件，而vivado将支持7系列FPGA以上。问候，Nishant Angadi
2020-05-25 14:01
嗨，我正在考虑用SPartan 6进行设计。然而，通过LDO提供的平均电流是多少？它是100ma的量级？是500ma吗？以上来自于谷歌翻译以下为原文Hi, I am thinking
2019-04-12 12:11
嗨，我是学生我研究了如何在SPARTAN6中设计部分重新配置好几个月，但仍然不知道如何使用它。有我的知识： - 通过planAhead实施设计PlanAhead的部分重新配置设计。 （我
2019-02-22 08:22
使用cadence自带的XILINX的fpga的PCB封装，其焊盘不是表贴焊盘而是通孔焊盘，这是为什么？所用FPGA型号为spartan6系列xc6slx150csg484，图一是封装的top层
2020-08-05 16:08
大家好，有人可以对Spartan 6与Artix 7的生命周期进行评论。我设计了一些带有Spartan 6 LXT 45的电路板，我对它的各种设计方面非常友好，我相信它
2019-05-06 06:13
进行了修改。我们无法访问修改UART的人员。我们现在正在将我们的设计迁移到Spartan 6，我们需要在设计中维护这些UART。对于Spartan 6实现，我在KCPS
2019-07-25 09:47
嗨，Spartan 6是否支持SDR SDRAM（单数据辐射SDRAM）？在ISE存储器接口生成器中，没有选择SDR SDRAM的选项。有没有办法在斯巴达6中使用SDR SDRAM
2019-04-16 09:33
我想知道Spartan6中外部振荡器的要求。有关频率稳定性的要求等等。我已经检查了Spartan6的数据表，但我没有找到详细和具体的标准以上来自于谷歌翻译以下为原文I want to know
2019-05-10 14:31
嗨，大家好 我知道如何使用RTL代码回读SPARTAN6器件的器件，通过实例化DNA_PORT很容易实现。 但是在SPARTAN3E中，没有这种原始来源。 剂量SPARTAN3E无法回读设备ID
2019-07-10 08:40
我正在设计包含CoolRunner II XC2C64A-7VQG100I和Spartan 6 XC6SLX45-2CSG324C的硬件。我正在设计能够为配置存储器添加内存模块的电路板。这样做我选择
2019-07-02 11:04
