影响SNR 损失(由信号缩放引入)的主要因素有哪些，如何对其进行定量分析，以及更重要的是：如何把这种影响降至最低。
2021-03-11 06:36
要找到能和模拟输入范围一致，同时具有适量输入、大小符合所需和正确采样速度的模拟数字转换器（ADC）往往相当困难。特别是系统设计师在采用宽电压波动时，要考虑到缩小驱动ADC满量程的输入讯号将大幅降低
2019-07-29 06:17
引言要获得 ADC 的最佳 SNR 性能并不仅仅是给 ADC 输入提供低噪声信号，提供一个低噪声基准电压是同等重要。虽然基准噪声在零标度没有影响，但是在全标度，基准上的
2019-07-25 07:15
1. 我们希望验证ADC,DAC的SNR和DR指标，可否推荐实际相应的测试方法?比如ADC,输入是满幅正弦波，输出是24BIT数字，怎么计算SNR和DR? 2. 有无
2024-11-07 07:06
ADI工程师您好：想咨询一下AD9371中RX1和RX2接收ADC是多少位的啊 手册里边没有明确说明 顺便问下ADC的SNR
2018-08-02 08:07
大家好，我正在尝试使用33210A信号发生器来确定PCB布局不佳的ADC的SNR损耗。来自数据表的ADC的SNR为85dB，我的测量结果为70dB。我需要确定
2019-05-29 12:29
74HC165移位是将所有的8位数据都右移一位，还是只有最高位右移一位？
2018-06-28 11:25
您好Xilinx社区，我喜欢在时钟ADC和FPGA Spartan 6的通用时钟之间以90°的方式提供相位信号。之前，我的信号使用not功能进行180°定相。我的时钟信号只编码一位。请问你能帮帮我
2019-03-06 12:13
各位大神们好，小弟有个问题请教，希望大家赐教！ 最近小弟在测量adi的16位sar adc ad7699的动态指标，标称SNR=91db，但是我是如何都测不到，只能测到86db。已经排除了电源纹波
2023-11-30 08:00
我用的是AD9220采集信号，这款ADC数据是并行输出，测试的时候我给的0V输入（VINA-VINB=0），其中有一位数据输出的电平应该一直是低，但是在时钟周期内会出现一
2023-12-12 07:29
