只要SERDES接口的高级架构是合理的，SERDES总线的成功实现就归结为“实现细节”。
2019-08-14 17:57
，另一个优势是能够通过一对差分对信号引脚（而不是8、16、32或N个数据引脚和一个时钟引脚）发送数据。在串行传输这个方面得益于更小的数据包和更密集的pcb而节省了成本。具体取决于晶片成本、封装成本、PCB成本和PCB
2021-07-23 11:59
首先我们要了解什么是SerDes，SerDes的应用场景又是什么呢？SerDes又有哪些常见的种类？
2023-06-06 17:03
速度最快的SerDes单一通道的带宽已达112Gbps，支持PAM4编码。如此高的速率，使得在整个系统中实现高速信号布线会面临许多许多设计难题。
2020-03-22 15:37
SerDes是一种功能块，用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算（HPC）、人工智能（AI）、汽车、移动和物联网（IoT）应用的现代片上系统（SoC）都实现了
2025-03-27 16:18
FPGA发展到今天，SerDes（Serializer-Deserializer）基本上是器件的标配了。从PCI发展到PCI-E，从ATA发展到SATA，从并行ADC接口到JESD204，从RIO到
2023-10-16 14:50
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。
2024-01-04 09:04
尽管设计和验证很复杂，SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出，它有助于缓解任何成本、风险和上市时间问题。
2023-10-23 14:44
GMII、SGMII和SerDes的区别和联系？ GMII和SGMII区别，上一篇已经介绍了，这一篇重点介绍SGMII和SerDes区别。 GMII和SGMII SGMII接口 SGMII
2020-10-09 11:31
我们知道，SERDES对参考时钟有严格的相位噪声性能要求。通常，SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点，以及性能数据，提出对参考时钟的相位噪声的具体要求。
2017-02-10 18:40
