SerDes是一种功能块，用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算（HPC）、人工智能（AI）、汽车、移动和物联网（IoT）应用的现代片上系统（SoC）都实现了
2025-03-27 16:18
尽管设计和验证很复杂，SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出，它有助于缓解任何成本、风险和上市时间问题。
2023-10-23 14:44
本方案是以CME最新的低功耗系列FPGA的HR03为平台，实现8/10b的SerDes接口，包括SERDES收发单元，通过完全数字化的方法实现SERDES的CDR（Clock Data
2019-05-24 15:33
的。在使用SerDes的过程中，设计者有太多的疑惑：为什么在传输的过程中没有时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？时钟怎么恢复？等等这些问题，如果设计者能够完全理解
2023-10-16 14:50
我们知道，SERDES对参考时钟有严格的相位噪声性能要求。通常，SERDES供应商会根据其SERDES采用的PLL以及CDR架构特点，以及性能数据，提出对参考时钟的相位
2017-02-10 18:40
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。
2024-01-04 09:04
在很多无线或者有线的系统应用中，都需要器件的接收端能够和链路的发送端的频率做跟随。通常的实现方案都是通过将SERDES的恢复时钟引到芯片外部，然后通过一个cleanup PLL过滤抖动，然后同时再生出低相位抖动的跟随时钟，然后将此时钟作为
2017-11-18 12:08
SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的时分多路复用（TDM)、点对点（P2P）的串行通信技术。
2023-11-14 09:32
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。
2022-10-31 11:28
SERDES最明显的优势是具备更少的引脚数量和线缆/通道数量。对于早期的SERDES，这意味着数据可以通过同轴电缆或光纤发送。
2022-07-22 10:39
